台积电近期在北美技术研讨会上公布了其N2（2nm）工艺技术相对于同阶段前代工艺的缺陷密度（D0）。据该公司称，N2工艺的缺陷密度低于N3（3nm）、N5（5nm）和N7（7nm）制造节点。此外，幻灯片显示，台积电N2工艺距离量产还有两个季度，这意味着台积电有望按预期在2025年第四季度末开始生产2nm芯片。尽管台积电的N2工艺是该公司首个采用全栅环（GAA）纳米片晶体管的工艺技术，但该节点的缺陷...
网页链接免责声明：投资有风险，本文并非投资建议，以上内容不应被视为任何金融产品的购买或出售要约、建议或邀请，作者或其他用户的任何相关讨论、评论或帖子也不应被视为此类内容。本文仅供一般参考，不考虑您的个人投资目标、财务状况或需求。TTM对信息的准确性和完整性不承担任何责任或保证，投资者应自行研究并在投资前寻求专业建议。