ChainCatcher 消息，据台湾《工商时报》9 月 14 日报道，随着 GPU、ASIC 运算能力持续跃升，传统铜互连逐渐逼近功耗与讯号传输极限，台积电正加速布局共同封装光学 CPO。业界看好，若 CPO 频宽维持每两年倍增，有望形成 AI 时代的“CPO 摩尔定律”。业界分析，CPO 频宽升级主要有三条路径，包括单通道速度由 200G 朝 400G 以上提升、光通道数量从 16 条向 32 条、64 条以上扩张，以及导入波长分波多工 WDM。至 2040 年理论值可达现阶段约 128 倍，以现阶段约 3.2T 等级计算，长期具有朝数百 T 发展的空间。

台积电在光互连的角色由晶圆代工延伸至系统整合，从 3DFabric、CoWoS、SoIC 到硅光子与 CPO，逐步将运算、HBM 存储器及高速 I/O 整合。当高速电讯号超过 200G，经过 ABF 载板、PCB 与连接器等较长铜路径后讯号衰减加剧，产业朝铜路径缩短、光路径拉长发展。封装架构方面，现阶段光引擎先布局于载板，下一步可望将 CPO 置于中介层，未来更可能利用 SoIC 技术让光子集成电路 PIC 与 ASIC 走向 3D 垂直整合。业者表示，CPO 迈向量产仍须克服封装、光耦合与测试关卡；