本文由半導體產業縱橫（ID：ICVIEWS）綜合
目前，臺積電2nm工藝節點在開發過程中表現出色，其缺陷率顯著優於3nm和7nm工藝在相同研發階段的表現。該節點芯片的良率現已達到臺積電成熟5nm工藝的水平，並預計將於2025年第四季度正式進入大規模量產階段。
隨着AMD、英偉達、蘋果、高通，甚至擁有自有晶圓廠的英特爾等公司的需求不斷增長，臺積電N2工藝正逐漸成爲近年來最搶手的製程節點之一。然而，這也使得這家中國臺灣芯片製造商能夠收取溢價。
Ctee的一份新報告稱，未來幾周晶圓價格可能進一步飆升。業內人士推測，這主要是由於在美國等海外地區建設晶圓廠的成本上升、全球經濟普遍的不確定性，以及該公司計劃收回今年380億至420億美元資本支出的部分成本。
據稱，臺積電2納米晶圓的成本將比之前高出10%。去年，300毫米晶圓的預估價格約爲3萬美元，而新價格則高達3.3萬美元。該報道還補充稱，英偉達首席執行官黃仁勳認爲臺積電的尖端工藝“非常值得”。
此次技術躍進的關鍵在於臺積電採用了全新的GAAFET(全環繞柵極場效應晶體管)架構。相較於傳統的FinFET架構，GAAFET架構中的每個晶體管都採用了被柵極材料完全包裹的納米片結構，這一變革大幅提升了晶體管密度，有效降低了漏電現象，並顯著降低了功耗。這是臺積電首次在量產芯片中應用GAAFET架構，標誌着其在半導體制造技術上的又一次重大突破。
據稱，Nvidia將在其Rubin Next架構中使用N2節點。它還將支持AMD的Zen 6處理器、蘋果的A21和M5芯片、聯發科的Dimensity SoC，甚至可能是英特爾Nova Lake臺式機系列的CPU模塊。
這將促使許多規模較小的原始設備製造商(OEM)考慮上一代產品，例如N3和N4。
據悉，AMD是臺積電2nm首批客戶之一，新一代Zen 6 EPYC處理器Venice確認將基於N2工藝打造，預計2026年上市。
AMD高級副總裁Dan McNamara本月14日在接受韓國《朝鮮日報》採訪時表示臺積電2nm處於領先地位，他們目前正在集中精力優化CPU能效和性能。
當被問及與三星電子代工部門合作的可能，McNamara表示：“儘管我們與臺積電長期保持合作，但AMD並非侷限於特定企業的公司。只要能夠爲客戶提供最佳產品和服務，我們可以與任何企業開展合作。”
AMD今年第一季度營收74.4億美元，超過分析師預期的71.3億美元。AMD的數據中心營收爲37億美元（現匯率約合266.8億元人民幣），約佔總營收的一半。
財報顯示，AMD數據中心業務收入同比增長57%。該公司計劃通過EPYC 4005“Grado”中低端服務器CPU進一步擴大市場滲透率。
McNamara表示，AMD計劃通過優化能效和性能來增加其市場份額。“每次推出新產品，AMD都會展示出能效和性能方面的優勢。我們正持續強化包括配套軟件在內的生態系統構建能力，助力客戶高效部署人工智能。”
據此前消息，三星在2nm工藝（SF2）的測試生產階段實現了超出預期的初始良品率，達到了30%以上。按照計劃，三星將於2025年第四季度開始2nm工藝的量產，爲Exynos 2600的大規模製造奠定基礎。
最近，三星2nm工藝開發團隊在實驗性生產中取得了一項重要里程碑。目前，該工藝的良品率已提升至40%以上，相比此前的3nm工藝表現更爲出色。按照當前的進度，三星有望按時完成Exynos 2600的量產目標。
三星的SF2工藝集成了第三代環繞柵極晶體管（GAA）技術，相較於SF3（3nm）工藝，性能提升了12%，功耗效率提高了25%，同時芯片面積減少了5%。此外，三星還計劃在2nm製程節點引入“背面供電網絡”（BSPDN）技術，通過將電源軌放置在晶圓背面，解決傳統前端供電網絡（FSPDN）導致的佈線瓶頸問題。這項技術不僅有助於提升芯片性能和能效，還能進一步縮小芯片尺寸。
英特爾的18A和14A節點也將成爲強大的競爭對手，因爲它們採用了背面供電等技術，而臺積電/三星代工廠還要幾年才能擁有這些技術。
*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅爲分享與討論，不代表我方贊成或認同，如有異議，請聯繫後臺。