在結束了北美、中國臺灣、歐洲、日本等地的年度技術論壇之後，6月25日，晶圓代工龍頭大廠臺積電“2025年中國技術論壇”正式在上海召開。
在此次論壇上，臺積電介紹了其對於整個半導體市場的展望，並面向中國客戶介紹其最新的技術進展。由於臺積電面向中國客戶提供先進製程晶圓代工服務受到了一定的限制（主要是AI芯片相關），因此，在此次中國技術論壇上，臺積電似乎並未將其尖端製程工藝作爲介紹重點。臺積電官方向芯智訊提供的新聞稿也只是介紹了其先進封裝技術和特殊製程技術（部分尖端的特殊製程也未介紹）的進展以及製造佈局。
不過，爲了內容的完整性，芯智訊還是將此前臺積電在海外技術論壇上關於先進製程的介紹內容（下文第二部分）放到了本文當中，如果這部分之前有看過的，可自行跳過。
一、市場展望：2030年全球半導體市場將突破1萬元美元，HPC佔比將達45%
隨着高端設備向先進製程技術邁進，半導體市場的長期需求持續增長。這一趨勢主要由邊緣計算場景對高能效處理的迫切需求驅動，尤其是在AI功能深度集成的情況下。
目前汽車產業的快速成長推動了臺積電先進邏輯製程如N4、N3以及N6RF工藝在自動駕駛領域的加速應用。
此外，以指數級成長的數據中心市場正推動5nm和3nm設計，並加速臺積電CoWoS® 和SoIC® 先進封裝技術的發展，以提高效能並優化能源效率。
臺積電預測，到2030年，半導體市場將達到1萬億美元，由高性能計算（HPC）（45%）、智能手機（25%）、汽車（15%）和物聯網（10%）等應用主導。
二、先進製程持續領先，A14製程2028年量產
1、3nm家族持續演進：N3P已量產，N3X下半年量產！
臺積電3nm家族目前包括已經量產的N3、N3E，接下來還將繼續推出N3P、N3X、N3A和N3C。其中，N3P按計劃於2024年第4季度開始批量生產，以接替N3E。N3X主要面向客戶端CPU，N3A面向汽車，N3C面向價值層產品。臺積電表示，3nm家族預計將是一個高容量、長時間運行的節點。截至2025年4月，收到的NTOS超過70個。
具體來說，臺積電N3P（第三代3nm級）是在當前的N3E基礎上的光學縮小版，保留相同的設計規則與IP兼容性，可在相同漏電率下提升5%性能，或者在相同頻率下降低5~10%功耗，對於典型混合邏輯、SRAM與模擬電路的設計，還能帶來約4%晶體管密度提升。
由於N3P的密度提升是來自光學制程改良，可對所有芯片結構實現更佳擴展，尤其是以SRAM爲主的高效能設計。同時，N3P還保留了對3nm級客戶端和數據中心IP的支持。
臺積電表示，N3P製程2024年四季度已進入量產階段，公司正爲主要客戶進行產品開發與佈局。
至於N3X，與N3P相比，可在相同功耗下將最高性能提升5%，或者在相同頻率下降低7%的功耗。N3X 最關鍵的優勢在支持高達1.2V的電壓，這對3奈米級製程是極限，可使需要極限頻率的應用（如客戶端CPU）達到絕對最高頻率（Fmax）。這樣的極限頻率也有代價，如漏電功耗可能增加高達250%，因此芯片開發者採用1.2V電壓設計N3X芯片時需格外謹慎。N3X芯片預計今年下半年量產。
臺積電業務發展與全球銷售資深副總裁兼副營運長張曉強（Kevin Zhang）此前曾表示，N3P已於去年底（2024年）開始量產，將持續優化3nm製程。臺積電的策略是新節點導入後，持續進行增強，幫助客戶充分獲取製程縮減的效益，“我們理解客戶爲了遷移到新節點，在生態系統中開發IP投入龐大資金，因此希望客戶能在每個新制程投資中獲益，臺積電也會在產品層面提供增強支持。”
一直以來，臺積電都會在同一製程開發套件中提供多個製程迭代，例如N5、N5P、N4、N4P、N4C，儘可能延長公司昂貴設備的使用壽命，幫助客戶最大限度重複使用其IP。雖然市場都期待2nm製程，但大多數先進客戶端處理器，如下一代iPhone、iPad及Mac可能仍將採用臺積電N3家族製程。
2、N2P將於2026年下半年量產
臺積電目前正在積極推進N2（2nm）製程的製造，納米片器件性能接近目標，256Mb SRAM的平均良率>90%，目前已經收到了多個TO，有望於今年下半年量產。此外，臺積電還在研發N2P和N2X製程。
與 N3E 相比，N2P在相同功耗下，性能可提升 18%，在相同性能下，功耗可降低36%，密度將提高1.2倍。
臺積電預計，N2P有望在 2026 年下半年投入生產。而N2X則將在2027年量產。
3、A16製程：融合了三大創新技術，將於2026年下半年量產
臺積電A16製程融合了臺積電的三大創新技術，包括：NanoFLEX晶體管架構、超級電軌、DTCO（設計技術協同優化）。
超級電軌（SPR）技術：SPR 實現了背面供電網絡，將電源軌從晶圓正面移至背面。這顯著減少了佈線擁塞和電源噪聲，同時釋放了金屬層，從而提高了信號效率。這標誌着臺積電首次在量產邏輯節點中引入背面供電技術，實現了電源架構的真正跨越。
NanoFLEX晶體管架構：NanoFLEX 基於 GAA 納米片晶體管的演進，引入了靈活的通道堆疊技術，允許在同一設計中集成不同尺寸和形狀的納米片。這使得特定功能（邏輯、內存、I/O）的調整成爲可能，可以根據模塊的性能、功耗或面積進行優化，從而增強晶體管級別的定製化和設計自由度。
DTCO（設計技術協同優化）：A16 全面遵循臺積電的 DTCO 戰略，將工藝技術開發與設計實現相結合，以優化 PPA（功耗、性能、面積）。這種協同優化可加快設計週期、提高良率，並確保技術擴展直接轉化爲系統級競爭力。
根據臺積電公佈的數據顯示，A16相比上一代N2P製程將會帶來同等功耗下8%至10%的性能提升，或同等性能下15%至20%功耗的降低，邏輯密度將提升7%至10%。
臺積電確認 A16 將於 2026年下半年量產，目標應用包括 AI 加速器、高性能計算 (HPC) 系統、移動 SoC 以及高端自動駕駛處理器。A16 也有望成爲未來 Chiplet 架構、3D 堆疊和光電異構集成等創新技術的基礎。
4、A14製程：基於第二代GAA晶體管技術，將於2028年量產
此次研討會的一大亮點是全新的A14製程技術的推出。A14製程是基於臺積電領先業界N2（2nm）製程的重大進展，基於第二代GAA晶體管技術（NanoFLEX晶體管架構），提供更快計算和更佳能源效率推動人工智能（AI）轉型，亦有望增進端側AI功能，強化智能手機等應用。根據規劃，A14預計將於2028年開始量產，截至目前進度順利，良率表現優於預期。
具體指標方面，與今年稍晚量產的N2製程相比，A14製程在相同功耗下，速度可提升15%，或在相同速度下，功耗可降低30%，邏輯密度增加超過20%。結合臺積電納米片晶體管設計協同最佳化經驗，將TSMC NanoFlex標準單元構架發展成NanoFlex Pro，以實現更佳性能、能效和設計靈活性。
需要特別指出的是，A14製程並未配備與A16一樣的超級電軌（SPR）技術，不過隨後推出的A14 SPR版將會採用該技術，預計將於2029年量產。
雖然英特爾已經確定將在其下一代的Intel 14A製程當中，採用ASML售價高達4億美元的High NA EUV光刻機（具有0.5數值孔徑）來進行生產，但是業務發展與全球銷售資深副總裁兼副營運長張曉強不久前公開表示，臺積電接下來的A16/A14製程都不會採用High NA EUV光刻機。
三、強大的先進封裝技術領導力
1、TSMC 3DFabric®技術：
TSMC-SoIC平臺用於3D硅堆疊，由SoIC-P和SoIC-X兩種堆疊方案組成。
①用於N3-on-N4堆疊的SoIC技術將於2025年進入量產，其間距爲6μm。
②下一代 SoIC A14-on-N2將於2029年準備就緒。
③對於 2.5/3D先進封裝，臺積電目前最主要的是CoWoS技術，既支持常見的硅中介層，也支持 CoWoS-L，後者使用帶有局部硅橋的有機中介層實現高密度互連。CoWos-R 則提供純有機中介層。集成扇出 (InFO) 技術於 2016 年首次應用於移動應用。該平臺現已擴展至支持汽車應用。
2、用於帶寬擴展的硅光子解決方案:
①光收發器可實現高速、低能耗、可靠的數據傳輸。
②臺積電的SoIC技術將電子和光子裸晶堆疊在一起，以實現更高的互連密度和更低的系統功耗。
③從電路板層到中介層的光引擎整合可提供10倍以上的功耗優勢
3、系統級晶圓（TSMC-SoW™）技術：
這項創新的邏輯和HBM晶圓級整合，可滿足AI訓練對運算能力激增的需求。
SoW平臺將所有必要的元件，例如連接器、電源模塊和冷卻模塊整合在一起。
臺積電推出了SoW-X，這是一款基於CoWoS技術和晶圓尺寸的系統，其運算能力比現有的CoWoS解決方案高40倍，相當於整座服務器機架的水平。SoW-X計劃於2027年量產。
四、特殊製程技術：
1、智能汽車技術包括：
①汽車先進邏輯技術路線圖：
汽車客戶採用臺積電最先進的邏輯技術（從N7A、N5A到N3A），開發自動駕駛功能與人工智能座艙。
客戶可以使用N7A技術輕鬆滿足L2級先進駕駛輔助系統（ADAS）的設計需求。隨着L2+至L3/L4級ADAS對人工智能計算需求的增長，客戶正在向採用N5A甚至N3A技術轉型，以實現更優的速度與性能表現。每代技術較上一代可提升約20%的運算速度，或降低30% - 40%的功耗。
臺積電所有汽車技術均滿足汽車Grade-1標準，符合嚴格的DPPM（每百萬缺陷器件數）要求。N3A正按計劃推進DPPM改善，預計該技術將於今年年底通過汽車行業相關認證並準備就緒。
②車用先進封裝：
硅定義汽車：在自動駕駛功能所需算力增長的驅動下，汽車半導體硅含量（silicon content）急速增加。爲了滿足這些需求，業界正在加速採用N3A、N5A等先進邏輯節點技術。
傳統模式下，汽車要搭載多達100個微控制器（MCUs），每個微控制器均配備嵌入式非易失性存儲器（eNVM）。而該模式正在向數量更少、性能更強的計算節點過渡，它具有集中式內存架構和計算資源（對實現自動駕駛功能至關重要）。
汽車在向區域架構轉變時需要在每個MCU中集成更高效的算力。這種演進正推動行業快速採用FinFET技術，以實現更高的性能和能源效率。
③通過臺積電的3D高密度金屬-絕緣體-金屬（MiM）電容，橫向溢流整合電容（LOFIC）影像傳感器具備高動態範圍，可應對光線條件的突然變化。
針對車用先進駕駛輔助系統（ADAS），它能在不犧牲光線性能和生成效果的情況下，提供超過100 dB的LED無閃爍動態範圍。
④用於毫米波雷達的16FFC射頻製程技術。
⑤下一代電阻式隨機存取內存（RRAM）和磁阻式隨機存取內存（MRAM）
28nm的RRAM已通過汽車應用認證，預計12納米的RRAM也能夠滿足嚴苛的汽車PPM要求。
22nm MRAM已進入量產，16納米MRAM已爲客戶準備就緒，12納米的MRAM正在開發中。
⑥臺積電正在驗證MRAM和RRAM分別微縮至5納米和6納米的未來可擴展性。
2、臺積電以下列技術支持各項物聯網應用：
①已開始N4e的探索性開發，旨在繼續降低Vdd（正電源電壓）。
②此外，超低漏電SRAM和邏輯電路進一步降低了漏電功率，從而延長電池壽命。
③臺積電先進的射頻技術將有效降低能耗並推動尺寸微縮，從而提高產品競爭力並優化使用者體驗。這些技術增強了如模擬單元、LDMOS、低Vdd支持範圍和低噪聲組件等功能。
3、隨着AI開始向智能手機及其他領域的邊緣設備發展，繼N6RF+之後，臺積電推出了下一代射頻技術N4C RF。
①與N6RF+ 相比，N4C RF的功耗和麪積減少30%。
②N4C RF旨在提供高速、低延遲的無線連接以傳輸大量數據，並能符合Wi-Fi 8和具備豐富AI功能的真無線立體聲（True Wireless Stereo）等新興標準。
③預計於2026年第一季度進入試產。
4、在顯示器技術方面，臺積電宣佈推出業界首款FinFET高壓平臺解決方案，適用於可摺疊 / 超薄OLED和AR眼鏡。
與28HV相比，16HV預計可將DDIC（顯示器驅動IC）功耗降低約28%，邏輯密度提升約41%。
五、卓越製造
爲滿足客戶對AI應用的強勁需求，臺積電不斷擴大先進製程產能。
1、臺積電預計2025年與AI相關產品的晶圓出貨量將達到2021年的12倍。
2、臺積電預計2025年大尺寸芯片的產品出貨量將爲2021年的8倍。芯片尺寸越大，管理生產良率的挑戰就越高。臺積電已證明其在應用先進技術的大尺寸芯片生產方面擁有卓越的製造能力。
3、在先進封裝領域，從2022年到2026年，臺積電SoIC產能增長的年複合增長率（CAGR）將超過100%，CoWoS產能增長的年複合增長率將超過80%。
臺積電表示，“我們正在進入Foundry 2.0新時代，在這個時代中，封裝與測試已成爲晶圓製造服務不可或缺的環節。”
4、2025年，臺積電將新增9座設施，包括位於中國臺灣地區的6座晶圓廠與一座先進封裝設施，以及兩座位於海外的晶圓廠。
5、在全球佈局上，臺積電持續投資以擴充產能，致力於滿足AI、汽車等各領域的客戶需求並拓展至更多的應用領域。
6、在綠色製造方面，臺積電承諾以負責任且循環永續的方式推動創新，致力於實現以下目標：
淨零排放：臺積電承諾於2040年實現RE100（100%使用可再生能源）的目標，並於2050年實現淨零排放。積極採用可再生能源，透過導入節能工具與開發碳捕捉技術控制溫室氣體排放，進而達成目標。
臺積電於4月22日宣佈加入科學基礎減碳目標倡議（SBTi），並承諾在未來十年內，依據SBTi企業淨零標準，設定與之相符的範疇一、範疇二及範疇三排放的絕對減量目標。
7、負責任供應鏈：臺積電與供貨商緊密合作，致力於減少供應鏈環節的碳排放，目標是在2030年前降低超過50%的碳排放。臺積電持續投資可再生能源採購、增加減碳補貼，以及採用低碳技術，例如藍氨（Blue NH3）、電子級材料的回收利用以及碳捕捉技術。
8、減少廢棄物：臺積電目標到2030年實現98%的資源回收率。臺積電建設了業界首個零廢製造中心，並已於2024年投入運營。該中心將廢棄的異丙醇（IPA）轉化爲電子級IPA，可重新用於半導體制造流程中。
9、臺積電表示，公司長期致力於再生水利用，地下水修復和資源多元化。從2021年到2025年，臺積電上海和南京的晶圓廠在5年內，把工業用水循環利用率提升至97%以上，每年節水當量相當於西湖水量的1.2倍，未來還將繼續提升。在水質指數方面，上海和南京晶圓廠在已經做到遠優於排放法規標準值的情況下持續精進。
編輯：芯智訊-浪客劍