來源：內容來自半導體行業觀察綜合。

日本半導體製造商Rapidus 於18日首度公開2奈米制程芯片試作樣品，力拼2027年量產。韓國成均館大學教授權錫俊（音譯，Seok Joon Kwon）並不看好Rapidus的發展，他在臉書發佈近萬字文章吐槽，還建議可以找買家收購，首選就是臺積電。若無人收購，不妨考慮日韓合作。

以下爲文章正文：

日本政府爲振興半導體製造業而雄心勃勃推行的雙向戰略之一，便是Rapidus項目。我一有機會就在各種媒體上談論這個項目，最近的最新消息表明，該項目的方向幾乎已成定局。當然，至少在我看來，它的方向會朝着一個糟糕的方向發展。

根據最近披露的數據，Rapidus於2023年9月在北海道千歲地區開始建設其首座晶圓廠——IIM-1晶圓廠，僅用了8個月的時間，即2024年4月，晶圓廠的框架、潔淨室和基礎設備就已完工。與此同時，Rapidus於2024年12月引進了ASML的EUV光刻機設備，這是日本半導體行業首臺、全球第五臺量產晶圓廠（設備安裝儀式於12月18日舉行）。更令人驚訝的是，他們宣佈在2024年4月1日啓動了中試線，距離設備引進還不到四個月，儘管他們幾乎沒有任何ArFi DUV光刻技術的操作經驗，更不用說EUV了。更令人驚訝的是，他們報告稱，在2025年4月1日中試線開始試生產僅僅三個月後，就在7月中旬成功完成了第一片基於GAAFET晶圓的電特性測試（即器件能夠正常工作的最低概念驗證信號）。

從Rapidus最近的披露信息中，我們需要關注他們聲稱完成的三項任務的完成速度。首先是晶圓廠的竣工速度。從破土動工到竣工僅用了8個月。這比通常的兩年時間快了三倍多。其次是引入EUV後工藝穩定的速度。從引入到中試線僅用了100天。第三，EUV 測試運行後，僅用了 100 天就生產出了第一片測試晶圓。爲了比較這些流程的執行速度，我們將其與臺積電或三星電子的代工廠進行比較。

即使設備到達晶圓廠後，EUV 光刻機也至少需要半年時間才能安裝和穩定。臺積電或三星電子在採用 3nm 工藝的過程中引入 EUV 時，至少需要 30 到 50 周，而 S 公司甚至花了一年多的時間。當然，提取 EUV 光束、將其引導到晶圓表面，並使用像 Rapidus 這樣的反射式掩模版進行圖案化的過程本身並不需要那麼長時間，但由於這家晶圓廠不是研發晶圓廠，而是以“量產”爲目標的晶圓廠，因此很難避免花費大量時間來穩定初始良率。如果我們相信Rapidus的聲明，他們已經將EUV光刻工藝的穩定時間縮短到不到臺積電或三星電子通常所需時間的1/3到1/4。

當然，我們很難完全相信這些說法。從披露的信息中我們可以得到的一個提示是，他們的代工工藝採用單晶圓工藝，這與臺積電或三星電子的代工廠不同。這與其他主要採用批量生產方式的公司不同。打個比方，如果其他公司擁有像現代或豐田這樣的大規模生產線，那麼Rapidus就像是手工製造蘭博基尼或法拉利等超級跑車的流程，一輛接一輛。這個比喻其實非常恰當，因爲像蘭博基尼或法拉利這樣的超級跑車可以保持比一般量產汽車高出近10倍的單價，這使得這種手工製造成爲可能。當然，沒有人能保證 Rapidus Fab 一定能夠製造出蘭博基尼級別的超級跑車。

如果該晶圓廠以單晶圓方式生產，那麼獲得的EUV光刻數據很可能與批量生產多晶圓並同時獲得的數據存在質的差異，因爲批量生產能夠保持一致的質量水平。換句話說，這意味着只有從最初幾片曝光工藝的晶圓中抽取合適的數據，才能宣佈該工藝成功。這並不意味着這種方法不誠實。當然可以這樣做。然而，這種策略的問題在於，它與Rapidus最初設想的“量產”模式相去甚遠。換句話說，Rapidus的公開信息很可能是爲了技術營銷而做的宣傳。

該晶圓廠的竣工速度之快也令人難以接受。從破土動工到竣工不到一年，是因爲該晶圓廠的規模本來就很小。月產能不足1萬片的晶圓廠，與採用研發型產線的晶圓廠在規模上並無太大差異。如果晶圓廠規模較小，引入的設備數量也較少，安裝時間也較短。雖然骨架施工和潔淨室安裝是最耗時的工序，但如果晶圓廠規模較小，那麼竣工速度與技術實力關係不大。更值得注意的是，EUV的安裝是在晶圓廠竣工後迅速完成的。如前所述，如果專注於單晶圓生產，那麼晶圓廠內部的工藝設備佈置很可能只關注EUV，而不是像以往那樣注重佈局工藝的密集佈置。換句話說，考慮到最佳佈局和其他設備可用性的優化被擱置了，很可能只是爲了快速提取首次曝光工藝的數據而臨時安排的。

Rapidus 項目宣佈啓動之初，衆多專家持懷疑態度，原因在於 Rapidus 瞄準的 2nm 工藝採用“蛙跳法”，跳過了日本已停產的 18nm 及以下工藝與 2nm 工藝之間的所有“階梯式”技術。在現階段，誰會拒絕採用這種能夠瞬間跳過 10 多個步驟的突破性方法呢？如果可以，中國晶圓代工廠或許也想這麼做，而且他們已經做到了，甚至做得更多。然而，Rapidus 和其他後來的晶圓代工廠必須經歷從成熟工藝中積累經驗的過程，即使這需要一些時間，這也是有原因的。即使是 DUV，大多數工藝也並沒有太大區別，尤其是通過在晶圓批次中重複多次 LE 工藝來管理良率，這是一種如果沒有足夠經驗就很難掌握的訣竅。 18納米、14納米、10納米、8納米、7納米、6納米、5納米、4納米和3納米等各個階段不僅僅是確保漸進式技術的策略，更是至關重要的墊腳石。它們是邁向下一階段必須確保的技術大本營。特別是在個位數納米工藝中，不僅光刻技術的轉變，而且包括金屬氧化物在內的材料轉變也在各個階段發生。在這個過程中，不僅需要滿足工藝是否簡單可行，還需要同時優化芯片性能和無晶圓廠客戶所需的工藝。

Rapidus 表示，他們將跳過近十個中間環節，而非一兩個，這並非完全合理。他們已與 IBM 達成協議，引入 GAAFET 授權，並且據悉，他們也曾與 ASML 和 IMEC 進行過某種程度的工藝合作洽談。然而，目前尚不清楚他們將如何獲得這些工藝中必須自主掌握的技術訣竅，以及他們是否擁有足夠的專家在短時間內將其提升到足夠高的水平。Rapidus 披露的資料中，據稱他們已確認完成初始 EUV 工藝的晶圓的電氣特性，但具體數據尚未披露。如果他們真的掌握了足夠的技術，就應該詳細披露晶圓的電氣特性（例如閾值電壓、漏電流、驅動電流、亞閾值斜率、開關速度、功耗、電容等），並且從戰略上講，披露大家都關心的EUV曝光工藝質量水平數據也是正確的，例如圖案的LER/LWR、CD/CDL均勻性、套刻均勻性、曝光功率和劑量。這是因爲他們可以向潛在的無晶圓廠客戶宣傳他們的晶圓廠工藝能力具有足夠的競爭力。

然而，Rapidus尚未披露詳細數據，也沒有提及規格類型，更不用說曝光工藝數據了。當然，如果一切按計劃進行，Rapidus可能會在定於2025年12月舉行的VLSI技術研討會上公佈詳細規格，但詳細規格仍然籠罩在神祕之中。在搜索專利時也是如此。如果在專利搜索門戶上搜索Rapidus的文獻，會發現一些工藝技術專利，但大部分只主張2nm工藝集成度的權利，無法確認具體工藝參數的描述（柵極堆棧配置、光刻掩模設計、氧化物材料等）。

儘管Rapidus項目宣佈了令人印象深刻的快速晶圓建成、曝光工藝穩定和原型晶圓生產，但仍然難以改變最初關於從商業角度來看難以確保作爲晶圓代工廠可持續發展的判斷。最大的原因是他們最近信心滿滿地宣佈的以單晶圓爲導向的生產策略。考慮到他們的晶圓廠規模相對較小，客戶生態系統尚未充分形成，這並不難理解。但是，如前所述，像手工製作超級跑車一樣的單晶圓工藝與其他公司的批量方法不同。

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。