邁向更高速網絡的步伐始終秉持着相同的核心目標：提高數據速率、降低延遲、提升可靠性、降低功耗，並在控制成本的同時保持或擴展覆蓋範圍。對於下一代高速互連，這些要求體現在 448G 高性能 SerDes 的開發中。這將作為擴展 1.6T 以上以太網的基礎電氣層，同時也將賦能人工智能、存儲和雲規模計算等領域的其他先進互連架構。

隨着每一代技術的演進，實現核心目標變得越來越複雜。當今的挑戰包括：人工智能和通用網絡應用的性能需求差異化、多個標準組織各自的技術貢獻，以及為滿足 448G 信令要求而對電氣 PHY 實現日益複雜的要求。推動 448G 發展的背景是，業界既需要快速行動，又需要解決比以往任何時候都更廣泛的技術和部署變量。

448G 電氣 PHY 的採用準備程度很高，尤其是在 AI 驅動的縱向擴展和橫向擴展數據中心網絡中，後端互連瓶頸已經限制了系統性能。這些環境中的運營商迫切需要更快的速率、更低的延遲和功耗，因此 448G 是合乎邏輯的下一步。超大規模網絡運營商和大型企業運營商正在制定基礎設施路線圖，涵蓋短距離銅纜部署和長距離光纖部署。

從供應鏈角度來看，每通道 224G 的 SerDes 技術（448G 雙通道架構的直接前身）已經迅速成熟，提供了強大的技術基礎。這種成熟度使得 448G PHY 的早期原型設計成為可能，從而確保在標準最終確定後，芯片和系統設計均已準備好部署。

多個標準組織正在積極規劃 448G 電氣物理層 (PHY) 的發展路徑。光互聯網絡論壇 (OIF) 於 2024 年 7 月啓動了 CEI-448G 框架項目，為定義信道特性、調製目標和可達性目標奠定了基礎。IEEE P802.3dj 工作組正在將以太網標準擴展至 1.6T 和每通道 200G，並以 448G PHY 為關鍵構建模塊。

超級以太網聯盟 (UEC) 和 UALink 正在使電氣接口規範與人工智能規模架構要求保持一致，而存儲網絡行業協會 (SNIA) 正在舉辦研討會，匯聚人工智能、存儲和網絡領域的觀點。開放計算項目 (OCP) 持續推動以部署為導向的規範，解決超大規模採用的外形尺寸、集成模型和運營考量。

這種協作環境確保最終規範在技術上是穩健的並且易於部署，即使每個組織都有獨特的側重點——無論是以太網協議合規性、電氣互操作性、光電鏈路、人工智能優化還是系統集成。

為 448G 選擇最佳調製方式是 PHY 設計中最重要的技術決策之一。主要的候選方案包括 PAM4、PAM6、CROSS-32、DSQ-32、PR-PAM4、BiDi-PAM4、SE-PAM4 和 DMT，它們在帶寬效率、信噪比、複雜性和兼容性之間提供了不同的權衡。

PAM4 因其向後兼容性以及與光學實現的一致性而仍然具有吸引力，儘管它需要更高的電路帶寬。PAM6 可以減輕一些帶寬負擔，但代價是更復雜的 DSP 和更低的噪聲容限。像 CROSS-32 和 DSQ-32 這樣的二維星座圖可以改善某些符號模式的檢測器容限，但需要更復雜的檢測算法。其他方法，例如 BiDi-PAM4 和 SE-PAM4，旨在保持 I/O 數量不變，但會帶來新的信號恢復挑戰。最終的調製選擇（或一組選擇）必須在實現可行性與 AI 和非 AI 環境中的性能目標之間取得平衡。

通道拓撲是決定 448G PHY 性能的關鍵因素。面向 AI 的部署傾向於採用短且低損耗的路徑，例如直連銅纜、近封裝互連或共封裝光模塊 (CPO)，以簡化均衡並降低延遲。相比之下，一般網絡中的前面板光模塊通常需要更長的 PCB 走線、多個連接器，甚至可能需要重定時器，所有這些都會增加接收器的信號衰減和複雜性。

以 SerDes 形式實現 448G PHY 需要克服諸多重大設計挑戰。在如此高的數據速率下，單位間隔極短，需要精確的時序恢復、先進的前饋和判決反饋均衡，以及高分辨率 ADC/DAC 操作。例如，從 PAM4 升級到 PAM6 會將符號轉換數量從 16 個增加到 36 個，展開的 DFE 中的比較器數量從 16 個增加到 36 個，檢測器位寬從 2 位增加到 3 位，所有這些都需要更高的精度，並且可能帶來更高的功耗。這些現實情況必須與調製選擇、封裝策略和熱約束一起考慮。迄今為止，尚未發現這兩種方法具有明顯的實施優勢。