集微網·愛集微APP，各大主流應用商店均可下載

臺積電已確認將在兩年內退出氮化鎵（GaN）代工業務，關閉位於中國臺灣新竹科學園區的6英寸Fab 2晶圓廠。此外，該公司預計將整合其三座8英寸晶圓廠——Fab 3、Fab 5和Fab 8，並將最多30%的員工重新部署至南部科學園區（STSP）和高雄的工廠，以彌補勞動力短缺、降低成本並優化資產利用率。

半導體設備製造商表示，臺積電已爲其老廠制定新的規劃。6英寸工廠預計將被改造成CoPoS面板級封裝工廠，而8英寸晶圓廠將轉變到新方向：啓動EUV掩膜保護膜的內部生產，以減少對ASML及其供應鏈的依賴。

該戰略凸顯了臺積電致力於利用其研發和製造實力，在降低成本的同時提高先進節點的EUV良率。這不僅鞏固了其領先於競爭對手的前沿地位，還可能在更廣泛的EUV生態系統中創造對設備和材料的新需求。

臺積電新竹科學園區的8英寸Fab 3晶圓廠將經歷最重要的變革，成爲內部EUV保護膜研發的中心。

過去十年，臺積電在先進工藝節點上投入創紀錄資金，遙遙領先於競爭對手。但隨着摩爾定律觸及物理極限，強行高投入的優勢正在逐漸消退。

EUV光刻技術開啓新的工藝節點，但成本高昂：ASML EUV光刻機的價格約爲1.5億美元，而最新的ASML High NA（高數值孔徑）EUV系統的價格超過3.5億美元。隨着成本不斷攀升，臺積電已減少High NA的訂單，並正在探索其他方法來提高EUV良率並控制成本。

保護膜技術已成爲關鍵。經過多年的發展，臺積電預計將在Fab 3晶圓廠投產，從而減少對ASML相關供應商的依賴，同時提高良率和成本效益。

與深紫外（DUV）光刻技術不同，EUV需要採用新的掩模版和保護膜方法。保護膜可阻擋顆粒污染，但傳統的有機保護膜缺乏EUV所需的透明度和穩定性。因此，大多數晶圓廠在運行時無需保護膜，需要不斷進行檢查。每個缺陷都會導致昂貴的掩模版維修或更換，從而減慢生產速度。

ASML和其他公司正在進行保護膜研發，但高昂的技術壁壘阻礙了其大規模應用。臺積電認爲保護膜對於7nm以下工藝至關重要，並已加快其內部研發進程。

分析師表示，臺積電自有的保護膜將優化工作流程、提高良率、擴大產能並降低成本，從而提升盈利能力並擴大領先地位。儘管保護膜專利問題仍未解決，但設備和材料供應商可能會受益於臺積電轉型帶來的新基礎設施需求。

隨着向2nm以下工藝生產邁進並擴展CoWoS封裝技術，臺積電自2025年初以來一直在精簡舊晶圓廠。臺積電已向世界先進（VIS）和恩智浦半導體在新加坡的合資企業VSMC出售價值7100萬~7300萬美元的設備，目前正準備進一步整合其位於新竹的6英寸和8英寸晶圓廠。

據TechInsights稱，瑞薩電子已與Polar半導體合作開發下一代d型GaN，而中國大陸企業正在加速GaN項目。包括德州儀器和英飛凌在內的全球IDM廠商也在擴大內部GaN產能。

消息人士稱，臺積電退出GaN領域凸顯了中國大陸競爭對手在第三代半導體市場激烈的價格競爭。這家6英寸晶圓廠將轉向先進封裝，重點是CoPoS先進封裝。