近期各大頭部晶圓廠都在加快自己的2納米量產進度，然而真正有把握的還是臺積電。據行業傳出的消息稱，由於競爭對手的良率與產能進度上無法得到保證，臺積電準備對2納米制程芯片進一步漲價。

2納米芯片的難點除了COMS單元要進一步縮小之外，其聯接工藝也需要跟着同步收縮。與數據電容存儲源根據優化的算法只縮放儲能面積，主要是受物理尺寸限制不同，聯接工藝基本上是電流製程，其功耗與線路的截面積直接關聯，從算法上就無法無限的縮小，更不用說在物理尺度的限制上。

臺積電在先進工藝（如N5、N4及其後續節點）中，為瞭解決接觸電阻問題而採用的一項關鍵創新：去除傳統的鈦/氮化鈦阻擋層，直接在源/漏極上沉積鎢的工藝，並巧妙地解決鎢擴散這一致命問題。

背景與動機——為什麼要去掉阻擋層？

在傳統的芯片製造中，當需要連接晶體管的源極/漏極與上方的金屬互連層時，會形成一個叫做「接觸孔」的結構。這個孔的填充過程大致如下：

沉積阻擋層：首先，在硅（源/漏極）和接觸孔的側壁上，沉積一層非常薄的阻擋層。這層材料通常是鈦和氮化鈦的複合層。

鈦的作用：與底部的硅發生反應，形成低電阻的硅化物（如C54-TiSi₂），確保歐姆接觸，降低接觸電阻。

氮化鈦的作用：作為一道「物理屏障」，防止後續填充的金屬（主要是鎢）在高溫工藝中向硅襯底中擴散。鎢一旦擴散到硅中，會嚴重污染硅晶格，破壞晶體管的電學特性，導致器件失效。

沉積鎢核層：為了後續鎢的化學氣相沉積能均勻地進行，會在TiN上先沉積一層薄的鎢核層。

填充鎢：使用CVD方法，用鎢將整個接觸孔填滿。

化學機械拋光：將多餘的鎢和阻擋層磨平，只留下接觸孔內的鎢塞。

傳統工藝的瓶頸：

隨着晶體管尺寸不斷縮小，接觸孔的直徑也隨之急劇減小。在5納米及以下的節點，接觸孔的尺寸可能只有十幾納米。此時，傳統Ti/TiN阻擋層的厚度（可能佔整個孔徑的1/3甚至更多）就變成了一個嚴重的問題。

電阻急劇升高：阻擋層本身是導電的，但其電阻率遠高於鎢。當孔徑變小時，高電阻的阻擋層佔據了導電截面的很大一部分比例，導致整個接觸孔的總電阻（RC）飆升。這就像一根很細的水管，管壁還特別厚，水流通過的截面積就變得非常小，阻力自然就大了。

性能瓶頸：接觸電阻的增大會直接影響晶體管的開關速度和驅動電流，成為限制芯片性能提升的關鍵瓶頸。

所以為了降低接觸電阻，必須「減薄」甚至「去掉」這個高電阻的阻擋層。這就是臺積電新工藝的直接動機。

核心風險——去掉阻擋層後，鎢擴散問題有多嚴重？

直接去掉Ti/TiN阻擋層，就像拆掉了大壩，鎢原子在後續的高溫工藝（例如在沉積鎢後，可能還需要進行其他層間介電質的沉積或退火）中，會像洪水一樣輕易地擴散到下方的硅源/漏極中。

鎢擴散的災難性後果：

深能級雜質與載流子複合：鎢是重金屬，在硅中會形成「深能級雜質」。這些雜質能級就像半導體禁帶中的「陷阱」，會高效地捕獲電子或空穴，並讓它們複合掉。

少數載流子壽命急劇下降：對於CMOS器件，無論是PMOS還是NMOS，其正常工作都依賴於少數載流子的有效運動。鎢污染導致少數載流子壽命大大縮短，意味着晶體管無法正常開啓和關閉。

漏電流增加，閾值電壓漂移：被污染的源/漏極區域電學特性發生改變，會導致晶體管的漏電流急劇增大，靜態功耗失控，同時閾值電壓也會發生不可預測的漂移。

器件完全失效：在嚴重的情況下，晶體管會完全失去開關功能，芯片報廢。

因此，如果無法解決鎢擴散問題，去掉阻擋層是絕對不可行的。

臺積電的解決方案——巧妙的「自形成阻擋層」

臺積電的解決方案並非簡單地「去掉」阻擋層，行業推測其是用一種更薄、更高效、在工藝中「原位」生成的新型阻擋層來替代傳統的Ti/TiN。這個技術的核心被行業稱為「自形成阻擋層」或類似概念。

選擇性成核層技術替代屏蔽層

傳統工藝需在溝槽/通孔表面先沉積氮化鈦（TiN）等擴散阻擋層，但臺積電新工藝通過優化鎢成核（Nucleation）過程實現直接沉積：

成核層精準控制：採用含鎢前體（如WF₆）與含硼還原劑（如B₂H₆）的序列反應，在基底表面形成均勻緻密的鎢成核層。該層具有高選擇性，僅在目標區域（如通孔底部）生長，避免側壁沉積，從而省去物理屏蔽層。

臺階覆蓋率優化：通過調整反應氣體比例和溫度，使成核層在深寬比極高的結構中實現100%臺階覆蓋，確保後續鎢填充無空洞，減少因界面缺陷引發的擴散通道。

熱退火工藝調控晶界結構

為抑制鎢原子沿晶界擴散，在鎢體生長階段插入熱退火操作：

晶粒重組與緻密化：在沉積過程中進行原位熱退火（溫度範圍400–600℃），促使鎢晶粒長大並減少晶界數量。大晶粒結構可降低擴散係數，因鎢原子主要沿晶界快速遷移。

應力釋放：退火緩解沉積產生的內應力，避免應力誘導的微裂紋，這些裂紋可能成為鎢擴散的捷徑。

界面工程抑制互擴散

直接沉積鎢時，需解決鎢與下層材料（如硅、介電層）的互擴散問題：

自形成阻擋層：利用含硼還原劑（B₂H₆）在成核階段與基底反應，生成超薄硼化鎢（W₂B₅）或硼硅化物界面層（厚度<2nm）。該層在熱力學上穩定，有效阻擋鎢原子向硅基底的擴散，同時降低接觸電阻。

表面預處理：沉積前對基底進行等離子體清潔或氫氣還原，去除氧化物和污染物，確保成核層與基底形成共價鍵合，減少界面空位擴散路徑

工藝整合與設備協同

臺積電可能通過設備與工藝協同設計實現量產可行性：

原子層沉積（ALD）與CVD結合：成核階段採用ALD模式實現單原子層精度控制，體生長階段切換至高速CVD模式，兼顧均勻性與效率。

實時監測與反饋：集成光譜橢偏儀等原位檢測技術，動態調整氣體流量和溫度，確保成核層厚度和成分一致性，避免局部過厚導致的擴散風險。

其中應用材料公司最新的選擇性鎢沉積系統（Endura® Volta™ Selective Tungsten CVD系統）可以克服傳統晶體管連接方式的侷限性。芯片製造商可以在晶體管導線通孔中選擇性地進行鎢沉積（只沉積電阻率較低的鎢金屬），完全不需要粘附阻擋層和成核層，從而解決微縮面臨的瓶頸，可以將晶體管及其導線的節點繼續微縮到5nm、3nm及以下，同時提升計算機芯片的連接速度。

材料創新降低擴散驅動力

摻雜改性：在鎢沉積中引入氮（N）或碳（C）元素，形成鎢合金（如WNₓ）。摻雜原子佔據晶格間隙位置，阻礙鎢原子遷移，同時提高材料熱穩定性（耐溫>1000℃）。

低溫沉積工藝：優化前體分解路徑，實現300℃以下的低溫沉積，減少熱激活擴散，適應3D NAND等熱敏感結構

臺積電實際可能採用的工藝流程和原理

其工藝流程和原理如下：

步驟1：超薄界面層的預處理與生成

在沉積鎢之前，接觸孔的底部（源/漏極硅表面）會經過一個非常精細的預處理。這個步驟是整個技術的關鍵，其目的不是「阻擋」，而是「鈍化」。

方法：通過引入特定的氣體（如含氟氣體F₂或NF₃的等離子體，或非常精確的氧化/氮化工藝），在硅表面形成一個原子級厚度（1-2個原子層）的界面層。

這個界面層是什麼？ 它可能是氟化硅、氮化硅或硅的氧氮化物。這個層非常非常薄，遠小於傳統的Ti/TiN層。

步驟2：選擇性鎢成核

在形成了這個超薄界面層之後，開始進行鎢的沉積。

關鍵點：這個預處理後的界面層具有特殊的表面化學性質，它能夠促進鎢原子在其上選擇性地、均勻地成核。這意味着鎢可以非常「聽話」地、一層一層地在這個界面上生長，而不是形成孤立的、不均勻的島狀結構。

對比：如果沒有這個預處理，鎢直接在硅上沉積，成核會非常不均勻，容易形成孔洞，並且更容易發生擴散。

步驟3：鎢的填充與原位鈍化

隨着鎢的CVD沉積過程進行，最精妙的部分發生了。

「自形成」機制：在沉積鎢的初始階段，用於沉積鎢的前驅體氣體（如WF₆）和還原氣體（如SiH₄或H₂）在反應時，其副產物或反應中間產物（如氟原子）會與底部的硅以及啱啱沉積的鎢發生反應。

在界面處「動態」形成阻擋層：這個反應不是一次性完成的，而是與鎢的沉積同步進行的。在鎢和硅的界面處，會持續地、動態地形成一個極其穩定的、緻密的化合物。這個化合物就是鎢的硅化物（如WSi₂）或鎢的氮化物/氟化物。

這個「自形成」的化合物層就是最終的、原子級厚度的阻擋層！

原理解析——為什麼這個「自形成層」能解決擴散問題？

這個「自形成阻擋層」之所以能成功，得益於以下幾個關鍵特性：

極致的薄度

它的厚度只有幾個原子，甚至1-2個原子層。相比於傳統TiN的幾納米厚度，它對接觸孔截面積的佔用幾乎可以忽略不計。這就從根本上解決了電阻問題，讓鎢塞的有效導電面積最大化。

優異的熱力學穩定性

像WSi₂這類金屬硅化物，在熱力學上是非常穩定的。它的形成能很低，一旦形成，在後續的芯片製造熱循環中不易分解。這層穩定的化合物就像一個「焊接層」，牢牢地將鎢和硅「鎖」在一起，阻止了鎢原子和硅原子的相互擴散。

完美的界面質量

由於這個阻擋層是在鎢沉積過程中「原位」形成的，它與下方硅和上方鎢的界面幾乎是原子級平整的，沒有空洞、缺陷或雜質。一個完美的界面是防止擴散的物理基礎。相比之下，傳統PVD（物理氣相沉積）的TiN層可能存在晶界、針孔等缺陷，這些缺陷正是擴散的「快速通道」。

選擇性鈍化作用

最初的預處理步驟（如氟化）不僅幫助了鎢的成核，更重要的是它「鈍化」了硅表面的懸掛鍵和不穩定點。一個被鈍化的表面，其化學活性降低，更不容易與外來原子發生反應或發生擴散。

總結與類比

我們可以用一個生動的比喻來理解這個技術：

傳統工藝（Ti/TiN阻擋層）：就像在一個小洞裏先砌一圈厚厚的、不透水的混凝土牆（TiN），然後再往裏面灌水（鎢）。這堵牆雖然能防水（防擴散），但它本身佔據了大量空間，導致水流通道變窄（電阻增大）。

臺積電新工藝（自形成阻擋層）：就像在灌水之前，先在洞壁上噴一層特殊的防水塗料（預處理）。然後，在往裏灌水的同時，水本身和洞壁的塗料發生反應，在洞壁和水之間瞬間形成了一層極薄、極堅固、且完全貼合的玻璃內膽（自形成阻擋層）。這層玻璃內膽幾乎不佔空間，保證了水流通道的最大化（低電阻），同時其完美的緻密性又完美地阻止了水的滲透（防擴散）。

總的來說，臺積電的藝創新，並非冒險地去掉阻擋層，而是通過材料科學、表面化學和工藝工程的深度融合，用一種原位生成的、原子級厚度的、熱力學穩定的化合物層，替代了傳統的物理沉積阻擋層。它成功地實現了「低電阻」和「有效阻擋擴散」這兩個看似矛盾的目標，是推動摩爾定律在5納米及以下節點繼續前進的關鍵技術之一，充分體現了臺積電在先進製程研發上的深厚功力。

蕪湖中華數島中國版「星際之門」計劃曝光，誰最受益？

類擺線減速器，T鏈人形機器人最佳機會落在誰家？

硫化物固態電池核心技術難點，以及破局之道探索