大約每隔 6 個月，我們就會看到有關納米壓印光刻顛覆 EUV 的新一輪頭條新聞。
這聽起來像是個不錯的標題黨，但事實並非如此。這項技術有很多有趣且有效的應用，但遠不及EUV所能達到的程度。理論上，NIL可以匹敵甚至超越EUV。但實際上，NIL存在一些嚴重的問題，而且目前還沒有明確的發展方向。
在本文中，我們將從理論層面與晶圓廠實際操作層面解釋這些差異。我們還將詳細介紹市場中的關鍵參與者及其可能的應用場景。首先，我們來了解一下 NIL 的基本概念及其功能：
NIL 基礎知識和歷史
納米壓印光刻技術使用帶圖案的「印章」在樹脂上壓印圖案。在半導體生產中，它與 ASML 的光刻技術實現相同的最終目標——將掩模上的圖案轉移到晶圓上。這些圖案只是芯片設計的一層。堆疊 50-100 層，進行圖案化處理，然後在每一層上進行蝕刻和沉積等其他技術，最終構建出完整的芯片。
最有前景的納米級NIL技術發明於1996年，並於2001年從學術界分離出來，成為一家商業實體，即Molecular Imprints Inc.（MII）。佳能於2014年收購了MII，並在ASML開始向客戶研發工廠提供EUV光刻機時將其定位為自己的替代方案。
這是唯一一家進軍NIL技術的先進商業企業。中國競爭對手Prinano最近登上了頭條新聞，但目前其成熟度遠不及NIL。由明尼蘇達大學NIL發明者分拆出來的Nanonex，在全球擁有的工具不到100種，主要集中在學術實驗室。EV集團擁有商業工具，但明確瞄準的是不太先進的應用，包括超透鏡、MEMS和微流體。
佳能全力投入NIL技術，將其作為繼DUV之後的下一代圖案化技術。這是他們路線圖上唯一超越KrF掃描儀的技術，而KrF掃描儀在2000年是最先進的。正如我們即將看到的，這是一個錯誤的選擇，
詳細流程
佳能將其技術稱為「J-FIL」，即噴射、閃光和納米壓印光刻技術。「噴射」指的是將光刻膠塗在晶圓上，然後用模板進行壓印，最後用紫外線「閃光」固化光刻膠。
製作NIL壓印始於在晶圓上分配光刻膠。由於光刻膠將以3D方式移動，而不是像光刻那樣在2D平面上捕獲圖像，因此在整個晶圓上均勻地塗抹一層光刻膠並非最佳選擇。因此，我們不再使用傳統的旋塗機。相反，我們採用極高質量的噴墨打印機以優化的液滴圖案沉積光刻膠。這種圖案可以改善圖案形成過程中的光刻膠流動性，減少空洞和溢流。
光刻膠沉積在圖案化工具內部完成，以最大程度地減少圖案化和晶圓移動前的排隊時間，避免干擾光刻膠液滴。這使得光刻膠塗覆成為限制晶圓吞吐量的關鍵路徑，因此速度得到了優化——只需一次，在三分之一秒內完成。
接下來，將掩模壓入光刻膠中進行圖案化。掩模會略微彎曲，使中心首先接觸光刻膠，然後隨着掩模其餘部分降低接觸，彎曲逐漸減弱。這會將多餘的光刻膠向外推，並確保比整個掩模一次性接觸更好的重複性和對稱性。彎曲是通過用二氧化碳輕輕加壓掩模後方空間產生的，使中心凸起僅 10 微米，比一根頭髮的寬度還小。當掩模降低到最終位置時，壓力會同時釋放，使掩模保持平坦並與整個待圖案化區域接觸。
一旦掩模與整個圖案完全接觸，它就會暫停一小段時間，讓抗蝕劑流動並填充任何空隙，然後在精細對準步驟中水平移動以確保良好的覆蓋。
紫外線閃光燈固化樹脂，使其與掩模版的印記一起固化。然後，在不到十分之一秒的時間內，掩模版從圖案化的晶圓上被提起。這樣就完成了單個曝光場的圖案化。晶圓移動到下一個曝光場，重複曝光循環。
由於樹脂在壓印過程中固化，因此無需像光刻那樣進行曝光後烘烤。這節省了時間和成本，但最終加起來只佔晶圓總週期時間和成本的不到1%。遺憾的是，正如我們將在下文中看到的，這並不能抵消NIL帶來的其他時間和成本損失。
掩模工藝流程
掩模版或「模板」的製作對NIL性能至關重要。模板中的缺陷會被複制到用於生產的每個芯片上。
NIL 掩模版使用與 DUV 光學掩模版相同的空白，以充分利用現有的生態系統和規模經濟。對 26x33 毫米的單個曝光場進行圖案化，並挖空一個圓形區域，以便在接觸過程中避免彎曲。
製作工作掩模版的第一步是寫入主模板。與傳統的深紫外 (DUV) 掩模版類似，初始圖案由多光束（電子束）掩模寫入機寫入電子束光刻膠中。該圖案會被轉移到光刻膠下方更硬的材料中（可能是鉻），然後再沉積額外的材料以生成 3D 圖案。
此母版用於製作「子母版」複製品。使用專為母版複製而製造的專用NIL工具，在石英坯料上的抗蝕劑上壓印圖案。抗蝕劑圖案通過蝕刻轉移到鉻層，然後再轉移到石英內部。這樣便會在石英上形成與晶圓上圖案相匹配的3D圖案。
最後，使用子母版製作工作模板。與將母版圖案壓印並蝕刻到子母版上一樣，子母版用於將最終的負片圖案壓印並蝕刻到工作模板上。這些模板隨後可用於對晶圓進行圖案化。
之所以採用「主模板子模板工作模板」的流程，是因為每個工作模板都使用電子束掩模版寫入工具會太慢。寫入一個現代掩模版圖案至少需要8個小時。
一個顯著的區別是，光刻掩模版會被投影光學系統放大4倍，這意味着掩模版上寫入的特徵尺寸可以比最終打印尺寸大4倍。即使是亞分辨率輔助特徵（SRAFS，小於掃描儀能夠打印的尺寸），在掩模版上仍然相對較大，因此掩模寫入器更容易生產。
NIL 模板沒有這種優勢。它們必須以與晶圓所需尺寸相同的特徵尺寸進行寫入。即使算上 SRAF，當今最先進的光掩模也至少需要 40 納米左右的特徵尺寸。用於在先進芯片上印刷關鍵層的 NIL 掩模則需要接近 20 納米的特徵尺寸。
NIL 的優勢在於，需要寫入的區域面積比光掩模所需的區域面積小 4 倍，因為它剛好相當於需要打印的區域大小。最終結果是，NIL 主模板寫入可能比光掩模寫入更短，但需要絕對最佳的 MBMW 掩模寫入機。
佳能 NIL 工具架構和功能
在所有現有設備中，佳能NIL機器在性能和商業化程度方面是迄今為止最先進的。與光刻掃描儀類似，它擁有晶圓和掩模運動平臺。晶圓平臺可在X軸和Y軸方向水平粗調和微調，並可繞Z軸旋轉，而掩模平臺可在Z軸方向上下移動。這兩個平臺的移動精度均達到1納米。
與大多數基於光學的掃描儀不同，它可以在實際圖案刻印的同時進行對準計量。這是通過顯微鏡透過透明掩模成像來讀取成像區域外的對準標記，從而實現簡單的閉環套準控制。佳能將此技術稱為「i-MAT」，即干涉莫爾對準技術。晶圓和掩模平臺會利用對準計量的反饋來糾正壓印過程中的任何錯誤。
低階對準誤差（例如，掩模太左 5nm）可以通過掩模臺進行校正。握住掩模的 16 個「手指」各自具有自己的壓電致動器，並且可以獨立移動以根據需要移動或扭曲掩模。
高階對準誤差（例如，掩模版溫度不均勻引起的複雜像差圖案）可以通過使用由微鏡陣列控制的激光選擇性加熱掩模版來校正。在默認位置，所有微鏡都會將激光反射穿過掩模版，從而加熱掩模版。當每個微鏡後面的MEMS執行器被激活時，它們會移動微鏡，使激光偏離掩模版，從而有效地形成一個可以打開或關閉的「像素」，以選擇性地加熱掩模版。
NIL 設備的一個單元每次可處理一片晶圓。壓印過程總共耗時約 1.3 秒，此外還有 10% 的計量、晶圓交換和其他非壓印任務的額外開銷。總計最高吞吐量可達 25 片/小時。佳能以 4 個單元為一組的形式銷售，總吞吐量為 100 片/小時。
與領先的 ASML 光刻工具相比，後者的 DUV 產能為 330 wph，EUV 產能為 220 wph（實際上，考慮到正常運行時間、曝光劑量和其他因素，吞吐量會更低。我們在這裏使用廣告宣傳的吞吐量，因為 NIL 的實際數字未知）。
與 EUV 的比較
理論上，NIL 可以達到甚至超過 EUV 分辨率。其能力主要受限於電子束掩模刻寫器製作母版模板的分辨率。由於 EUV 中的隨機誤差會在其分辨率極限附近呈指數級增長，因此這種優勢只有在更精細的分辨率下才會進一步顯現。電子束母版刻寫可以通過使用對少量雜散光子不太敏感的極慢（高劑量）光刻膠來基本避免隨機問題。
它也將成為晶圓廠工藝流程中的直接替代品。圖案化之後的步驟與採用EUV還是NIL工藝無關。
NIL 設備的成本優勢巨大（不包括我們稍後會討論的掩模版生產流程）。四單元設備的成本很可能只有 EUV 光刻機的十分之一。考慮到產量差異，NIL 的每片晶圓成本仍然僅為 EUV 的四分之一（同樣只計算圖案化設備）。
功耗是EUV的痛點。NIL的優勢明顯，因為它不需要耗電的CO2驅動激光器。佳能聲稱功耗降低了90%，這意味着NIL的功耗約為100千瓦，而EUV設備的功耗則超過1兆瓦。
總結起來：分辨率高、沒有隨機問題、運行成本更低——為什麼芯片製造商不急於用 NIL 取代他們的 EUV 工具呢？
主要挑戰
事實證明，NIL 的實踐與理論上的 NIL 截然不同。我們將逐一探討其中的關鍵挑戰：
一、掩模壽命
關鍵問題在於納米級的三維結構非常脆弱。想象一下，你有一枚郵票，其特徵細小到像人的頭髮絲一樣。僅僅順着它的方向呼吸就可能毀掉它……
現在想象一下，一個印章的特徵尺寸比現在小4個數量級，10,000個特徵尺寸排成一排，只有一根頭髮絲那麼粗。現在用它每秒印製一次晶圓。記住，印章圖案上的任何缺陷或破損都意味着它印製的每個芯片都可能有缺陷。
這個印章能用多久？目前大約能用50張晶圓。
佳能聲稱其使用壽命是這個數字的10倍以上，但演示該工具的客戶卻持相反觀點。相比之下，光刻掩模的使用壽命遠超10萬片晶圓。這給模板檢測和缺陷率帶來了巨大的問題：
晶圓廠必須在掩模首次使用前進行檢查，有時甚至在其整個使用壽命期間都要進行檢查。這是因為掩模上的任何缺陷都會影響到用該掩模成像的每個區域。像這樣一個未被發現的「重複缺陷」，很容易導致數百萬美元的廢晶圓損失。
傳統的解決方案是掩模版檢測。這種方法速度慢且成本高昂，但對於一個成本在10萬到100萬美元以上、可以支持數月生產的光掩模來說，經濟上是合理的。
但是，當檢測時間與掩模版的壽命大致相同時，檢測每個模板顯然是不可行的。晶圓廠每個包含4個設備的NIL單元都需要4個掩模版檢測設備。以這種方式裝備一座現代化晶圓廠，大約會消耗掉全球掩模版檢測設備全年的產量。
實際可行的方法是檢查主模板，並選擇性地檢查少量複製品和工作模板。只有通過對大量掩模、檢查和晶圓進行實驗才能找到複製品的正確檢查強度——換句話說，這將是昂貴的，需要數月甚至數年的工作。
從根本上來說，這又回到瞭如何使納米級掩模版特徵承受晶圓反覆「衝壓」的壓力這一挑戰。圖案特徵容易斷裂，導致掩模版圖案出現缺陷，併產生鬆散的顆粒。目前尚不清楚是否有任何解決方案或路線圖可以解決這個問題。如果沒有這些方案，納米壓印（NIL）技術將永遠無法與EUV技術競爭。
除了掩模檢查和缺陷之外，還有一些較小（但困難！）的挑戰至少看起來是可以解決的：
二、Overlay
Overlay，即將打印的圖案與晶圓上已有的其他層對齊，目前尺寸大約大了4倍。這絕非易事，但ASML至少已經證明，在光學系統上實現疊加是可行的。
測量和控制Overlay的關鍵方法之一是利用對準標記。這些是印在實際芯片設計之間的小圖案，在將完成的晶圓切割成芯片時，這些區域將被切除。讀取這些標記可以確定晶圓上現有層的位置，並計算晶圓中的缺陷。如上所述，這些計算可以實現使掩模變形的前饋控制。
一般來說，最好讀取儘可能多的對準標記。這對於實現納米級套準誤差所需的高階校正（複雜變形形狀）尤其重要。
ASML 的「Twinscan」架構能夠讀取整個晶圓表面的多個標記，因為第一個晶圓臺可以進行計量，而第二個晶圓臺進行實際曝光。佳能的 NIL 架構只有一個臺，因此它必須進行很少的計量，或者在曝光的同時進行計量，以保持良好的吞吐量。
NIL 的掩模版測量技術是一種創新的解決方案，但目前的形式可能存在侷限性。對於每個印刷區域，它只能讀取區域角落處的測量標記。相比之下，ASML 的工具可以讀取整個晶圓上 10 倍以上的標記，因此更有能力糾正套刻誤差。
對於 NIL 來說，這是可以修復的，但可能需要對工具架構進行重大更改。
三、對準標記尺寸
傳統上，每個設備供應商都有自己的對準標記設計（ASML 的舊標識就是一個對準標記）。佳能目前的 NIL 設計尺寸過大，浪費了昂貴的晶圓面積。從技術上講，較小的對準標記應該是可行的，但佳能可能受到 IP 或其他限制的限制。
四、掩模圖案粗糙度
掩模版設計中的線條粗糙會導致芯片出現缺陷或性能下降。例如，定義導線的粗糙線條可能導致導線與相鄰導線接觸而短路。這個問題是由於「圖案化堆疊」——用於打印圖案並將其轉移到晶圓較低層的各種化學層——尚未成熟造成的。對於光刻技術而言，這仍然是一個充滿挑戰的前沿領域，但作為一個領域已經成熟，可以從數十年的經驗中不斷積累。
五、客戶反饋
客戶行為是衡量該技術實際水平的良好指標。Kioxia 和美光都在其研發工廠或與佳能合作生產晶圓來演示該設備。請記住，這些潛在客戶完全有動力推動 NIL 技術的進展：它是 EUV 甚至先進的 DUV 設備（理論上）更便宜的替代方案。不幸的是，結果並不理想。
兩家公司在 SPIE 的演講都大同小異，每次都重複着同樣的抱怨。以下是過去兩年的一些例子：
「缺陷是納米壓印的最大弱點」
「納米壓印中的缺陷數量很多」
「挑戰：模板成本和壽命」
他們甚至指出，由於通過電子束在主模板上打印微小特徵，掩模版的粗糙度問題使得 20nm 以下的特徵必須採用間距分割 (SADP) 技術。換句話說，他們認為 NIL 分辨率存在實際極限。
客戶的結論非常明確：NIL 尚未準備好在先進芯片領域佔據黃金時段。逐年取得的進展並不意味着它正在朝着改變這一現狀的方向發展。
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀讚好同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。