幾十年來，半導體技術的進步一直以不斷縮小的納米尺寸來衡量。但隨着晶體管尺寸縮小速度放緩，瓶頸已從器件轉移到互連，先進封裝成為新的前沿領域。採用硅通孔（TSV）的硅中介層實現了高密度2.5D集成，縮短了信號路徑，並支持遠超襯底和引線鍵合所能提供的帶寬。
下一階段的發展趨勢與直覺相反：更大的TSV（寬度可達50μm，深度可達300μm）蝕刻到更厚的中介層中，可帶來更好的電氣性能、更穩定的電源傳輸、更佳的散熱性能和更高的製造良率。
從引線鍵合到中介層
這段旅程始於引線鍵合，這是20世紀的標準互連技術。隨後出現了倒裝芯片封裝，縮小了互連尺寸並減少了寄生效應（會降低信號傳輸質量的電阻、電容和電感效應）。然而，即使是倒裝芯片也無法滿足日益增長的對更高帶寬和更快多芯片間通信速度的需求。到了21世紀初，硅中介層應運而生，它提供了：用於細間距佈線的重分佈層（RDL）；用於垂直集成的密集型TSV陣列；以及用於存儲器和邏輯集成的平臺。這些進步推動了諸如Xilinx FPGA Virtex 7、GPU和AI加速器等突破性技術的出現，並為高性能集成提供了一個持續演進的模板。
2.5D 和 3D 集成領域最重要的創新之一是 TSV（硅通孔）的引入（圖 1）。TSV 是現代半導體封裝的垂直通道——它是一種貫穿硅晶圓、芯片或中介層的電互連，能夠實現芯片間的直接通信，並高效地在 3D 堆疊芯片的各層之間或 2.5D 中介層上的組件之間傳輸電源和信號。與傳統的引線鍵合（其路徑更長、電阻更大）不同，TSV 能夠形成高密度垂直連接，從而降低信號延遲、提高帶寬並增強整體系統性能。
中介層本質上是一小塊硅或其他襯底材料，用作硅芯片和印刷電路板 (PCB) 之間的中間層。它在連接不同芯片的微電子電路並促進它們之間的通信方面發揮着關鍵作用。中介層通過提供高密度互連平臺，顯著增強了電子設備的功能和性能。
用於高級封裝的中介層需要根據特定的芯片封裝和封裝基板進行定製設計。從這個意義上講，中介層很像裸電路板；它們提供了一個平臺，完整的封裝將在此組裝。所有中介層的設計都旨在發揮三個重要作用：為異構集成組件中的半導體芯片提供安裝表面、為了使半導體芯片之間能夠形成連接、將整個堆疊結構重新連接到封裝基板上
該結構包含一組小型過孔（稱為硅通孔，或TSV）和小型焊盤，用於連接封裝內的半導體芯片。中介層連接回封裝基板，便於在組件之間以及與封裝外部進行進一步佈線。基板的底面包含一個焊球陣列（BGA封裝），可以組裝到PCB上的焊盤圖案中。
在TSV區域和中介層頂層的微凸點之間是重分佈層（RDL）。該層包含主要的水平界面連接，用於連接中介層頂層的元件芯片。RDL中的互連結構類似於HDI PCB中的盲孔/埋孔。
中介層通常由三種材料製成：硅、玻璃或有機襯底。中介層完全由代工廠製造（臺積電是主要供應商），包括與封裝襯底和半導體芯片鍵合的硅通孔 (TSV) 和水平互連。中介層可以設計成兩種功能：作為有源器件或無源器件。
硅中介層的一個主要應用是將高帶寬內存 (HBM) 連接到高速處理器（圖 2）。每個 HBM 器件本身都是一個由 TSV 構建的 3D 堆疊結構，包含多個 DRAM 芯片和一個邏輯層。單個 HBM 的傳輸速率最高可達 256 GB/s。硅中介層是將數據流傳輸到處理器的最有效方式。多個 HBM 可以與 GPU 集成在同一個中介層上，從而實現 1TB/s 或更高的數據傳輸速率。
為什麼越大越好
儘管TSV的製造技術已發展數十年，但其高昂的工藝成本限制了TSV在現有應用領域之外的廣泛普及。隨着通孔變得更窄更深，製造成本也隨之增加，因為更深的溝槽需要更長的蝕刻時間，連續襯層和阻擋層金屬的沉積難度更大，而且為了確保連接的可靠性，銅鍍層的控制也必須更加精確。因此，設備和材料供應商正致力於在降低成本的同時，生產出適用於各種應用的穩定可靠的TSV。
工藝的關鍵考慮因素是TSV對周圍區域施加的機械和熱應力。通孔的縱橫比（特徵深度與直徑之比）越大，製造工藝對周圍硅片產生的拉應力就越大，這會影響載流子遷移率，進而影響晶體管的開關速度。這就是工程師們所說的「禁入區」的原因，即必須沒有任何有源電路的周圍區域。然而，隨着I/O數量的增加和TSV間距的縮小，所需的禁入區範圍也在不斷縮小。在某種程度上，芯片佈局正在從系統層面（系統級協同優化）進行TSV佈局優化，以便更有效地利用寶貴的硅片空間。工程師們也在探索TSV鄰近效應的原因，這有助於最大限度地縮小該緩衝區的大小。
但是為了讓更厚的中介層更平整，並且可以擴展到更大的尺寸，TSV 的縱橫比必須更高，或者 TSV 的直徑必須更大。實際上，縱橫比已經接近當前製造技術的極限，無法保證良好的良率和合理的製造時間/成本。因此，TSV 的直徑必須增大。更大直徑的 TSV 的優勢，除了支持更大的中介層尺寸外，還包括更高的功率傳輸和更低的高頻損耗。
目前，傳統TSV（直徑通常為5-10μm，深度為50-100μm）正向下一代TSV（直徑可達50μm，深度可達300μm）過渡。小型TSV非常適合低頻、低功耗應用，例如移動通信和DRAM集成，但卻難以滿足人工智能和高性能計算（HPC）等應用對電流、散熱和帶寬的高要求。其較小的尺寸限制了其可處理的電流，導致電阻損耗增加，從而降低信號完整性，尤其是在高頻工作條件下。此外，這些小型TSV的散熱能力有限，對熱敏元件構成重大挑戰。
更大的TSV專為這些類型的環境而設計。更大TSV的優勢包括：
更高的頻率 – 隨着行業向異構集成和多芯片架構發展，對芯片間更快傳輸的需求顯著增加。更大的TSV具有更大的橫截面積，可以支持更高的數據速率並實現信號的並行傳輸。
更高的功率傳輸 – 更大的通孔可以承載更大的電流，電阻更低，從而降低IR壓降，並實現更快的芯片間通信。
增強的信號完整性 – 更寬的TSV可以降低電感，這對於5G等高頻應用至關重要。
散熱管理 – 由於TSV起到熱管的作用，更大的通孔可以更有效地散熱，保護堆疊芯片免受熱應力的影響。
製造穩健性 – 更低的縱橫比簡化了深反應離子刻蝕和鍍銅工藝，降低了缺陷率並提高了良率。
改進組裝操作——更厚的中介層不易開裂，因此組裝起來更加堅固耐用。
權衡取捨
更大的TSV並非沒有挑戰，例如，由於銅（18ppm/°C）和硅（2.8ppm/°C）的熱膨脹係數不匹配，機械應力會增加，而且這種不匹配會隨着通孔尺寸的增大而加劇。此外，由於更寬的通孔會減少中介層上的可用佈線空間，因此面積也會受到影響。最後，更大的TSV會增加材料成本，因為每個TSV需要更多的銅，這會增加電鍍時間，從而增加成本，儘管良率的提高可以抵消部分成本（圖3）。
預計更大尺寸TSV的應用領域包括高性能計算（HPC），例如服務器和百億億次級超級計算機，這些應用需要海量帶寬和可靠的電源供應。此外，訓練用於人工智能（AI）的大型神經網絡需要超高速HBM鏈路，而更大尺寸的TSV能夠提供更強大的鏈路穩定性。同時，低延遲、高頻的5G基礎設施系統需要信號完整性，而小型TSV難以滿足這一需求。最後，用於高級駕駛輔助系統（ADAS）和自動駕駛系統的汽車電子產品需要堅固耐用的封裝和可靠的散熱性能，而更大尺寸的TSV能夠提供這些性能，並能保證較長的使用壽命。
未來的中介層將集成更多功能和材料，例如CPU、GPU、內存、射頻和光子器件的異構集成；用於對抗銅應力和電遷移的新材料；通過熱通孔、均熱板或微流控技術實現嵌入式冷卻；以及成本縮放，使支持TSV的中介層在消費電子設備中具有成本效益。
從 5-10μm 直徑的 TSVS 到 50μm 直徑的 TSVS 的轉變，代表着封裝理念的根本性轉變。通過採用更大、更堅固的通孔，硅中介層能夠應對下一代工作負載在頻率、功耗和散熱方面的挑戰。這種演進確保了摩爾定律的延續——不僅體現在晶體管尺寸的縮小上，更體現在更智能、更強大的封裝技術上。