過去兩年是高數值孔徑極紫外光刻技術發展的重要篇章。隨着首批系統交付客戶，以及ASML與imec聯合成立的高數值孔徑極紫外光刻實驗室的啓動——這為整個生態系統提供了早期探索其潛力的機會——這項技術正獲得真正的發展動力。目前，高數值孔徑極紫外光刻技術展現出巨大的潛力，有望實現其在尺寸微縮、工藝簡化和設計靈活性方面的承諾。

釋放這些能力源於一種整體方法，該方法同時優化材料和圖案化工藝、掩模和成像技術、光刻增強技術（例如光學鄰近校正 (OPC)）、計量和檢測以及設計 。這是imec-ASML高數值孔徑EUV生態系統內強大合作的成果，該生態系統涵蓋了領先的芯片製造商、設備、材料和光刻膠供應商、掩模公司以及計量專家。

本文探討了高數值孔徑 EUV 光刻技術背後的關鍵驅動因素，並重點介紹了光刻和圖案化生態系統發展中的轉折點，這些轉折點使得該技術得以進行實驗驗證。

更高的分辨率和圖像對比度

與 0.33NA EUV 光刻相比，0.55NA EUV 光刻的數值孔徑 (NA) 提高了 67%，因此有望獲得更高的分辨率。

解析間距小至 16 納米的線條：世界紀錄

光刻系統的分辨率反映了該工具打印和分辨特定間距或關鍵尺寸 (CD) 特徵的能力。瑞利方程提供了三個提高分辨率的途徑：使用更小的 k1 因子、使用更短波長的光以及提高系統投影鏡頭的數值孔徑 (NA)。k1 因子取決於許多與芯片製造工藝相關的因素，為了提高分辨率，通常會儘可能接近其物理極限 0.25。NA 控制用於成像的光量（更準確地說，是鏡頭捕獲的衍射級數）。低 NA (0.33) 和高 NA (0.55) EUV 光刻均使用波長為 13.5nm 的光。但高 NA EUV 的 NA 值比低 NA EUV 高 67%，這使其在分辨率方面具有明顯優勢，最終有望分辨出間距小至 16nm（或 CD 為 8nm）的線條。

2024年，imec在ASML-imec高數值孔徑EUV光刻實驗室中，利用0.55NA EUV光刻掃描儀（TWINSCAN EXE:5000）實現了16nm間距線/空的單次打印圖像，創造了世界紀錄。這些圖像打印在專為高數值孔徑EUV光刻優化的金屬氧化物光刻膠（MOR）上。同樣，接觸孔（打印在化學放大光刻膠（CAR）上）和柱狀結構（打印在MOR上）也展現了令人矚目的24nm間距（中心距）分辨率。

然而，最終分辨率僅僅是一個「光學」上的承諾，它反映的是圖像在照射到晶圓之前空中成像的質量。在晶圓曝光過程中，空中成像會在光刻膠中形成圖案，這些圖案在顯影后會被進一步蝕刻到下層材料中。因此，最終圖案化結構的分辨率也取決於圖案化過程中使用的材料（光刻膠、下層材料、硬掩模等）和蝕刻工藝的性能。工藝限制也可能影響300mm晶圓上最終結構的良率。

因此，高數值孔徑極紫外光刻技術（High NA EUV）實現工業相關圖案化結構的分辨率極限將大於16nm間距。先進的光刻材料研發工作，特別是新型材料和磁光刻（MOR）技術的研發，對於使圖案化技術的分辨率儘可能接近高數值孔徑極紫外光刻技術的理論極限至關重要。

2025年，imec展示了20nm間距的金屬化線結構，該結構適用於工業級鑲嵌金屬化工藝；此外，還展示了採用直接金屬刻蝕（DME）金屬化方案獲得的20nm和18nm間距的釕線。這種極高的分辨率是通過一種整體方法實現的，該方法涉及對光學鄰近校正（OPC）技術、光掩模、光刻膠、底層、刻蝕工藝和材料的協同優化。

工藝簡化

芯片行業可能會辯稱，20nm 的特徵尺寸也可以使用低數值孔徑 (Low NA) 的極紫外 (EUV) 光刻技術進行圖案化。誠然如此，但這隻能通過複雜的多次曝光步驟來實現。這涉及到將芯片圖案分割成兩個或多個「更簡單」的掩模，從而增加製造時間、降低良率、增加碳排放並提高成本。而高數值孔徑 (High NA) 的極紫外光刻技術所提供的高分辨率則減少了多次曝光的需求，使得最小的芯片特徵尺寸能夠在一次曝光中完成印刷。

邏輯路線圖：

邏輯 A14 和 A10 關鍵金屬層的單次圖案化

對於 A14 和 A10 邏輯節點，最關鍵的金屬層（即 M0 和 M2）的要求非常苛刻：線/間距 ≤20nm，用於中斷線的密集端對端 (T2T) 結構（行業目標是 T2T 的 CD ≤15nm，LCDU ≤3nm），以及中心距 ≤30nm 的隨機通孔。0.33NA EUV 光刻需要 3-4 個掩模才能完成這些特徵的圖案化，而 0.55NA EUV 光刻只需一次曝光即可完成，實驗已證實這一點。Imec 還可以克服實現良好 T2T 控制的挑戰：通過協同優化光源、掩模（使用低 n 相移掩模）、光刻膠和刻蝕工藝（使用定向刻蝕技術），可以實現 13nm T2T 結構低於 3nm 的目標 LCDU 。

DRAM路線圖：

D1d和D0a位線周邊/存儲節點

着陸焊盤層的單次圖案化

高數值孔徑極紫外光刻技術能夠省去複雜的多重曝光步驟，使其成為未來DRAM節點（例如32nm (D1d) 和28nm (D0a) DRAM）發展路線圖的關鍵技術。對於這些節點，實驗已證實使用高數值孔徑極紫外光刻技術對BLP/SNLP層（包含位線外圍和存儲節點焊盤的層）進行圖案化的可行性。0.33NA極紫外光刻技術至少需要三個掩模才能對這些BLP/SNLP層進行圖案化，而0.55NA極紫外光刻技術僅需一個掩模即可完成相同的任務。

設計靈活性

在2000年代中後期，先進邏輯芯片的設計在最關鍵的層中從二維電路佈局轉向了一維曼哈頓佈局。這種設計上的「代價」是為了擴展193nm浸沒式光刻技術的應用範圍，使其能夠實現更低k1值的單次曝光和多次曝光，從而為0.33NA EUV光刻技術的成熟做好準備。在二維雙向設計中，曼哈頓幾何結構用於在垂直和水平方向上形成電路。相比之下，一維或單向設計則僅在每一層中沿垂直或水平方向排列結構。儘管一維曼哈頓佈局能夠提供高密度的表示，但它也存在一些侷限性。例如，當需要將一條金屬線與相鄰的金屬線連接時，必須增加一層帶有通孔的結構——這不僅會增加晶圓成本，還會增加電流路徑的長度。

高數值孔徑極紫外光刻技術帶來的分辨率飛躍，使1.5D和2D曼哈頓式設計得以重新應用，甚至能夠引入曲線幾何形狀和路徑。這不僅為芯片設計人員提供了更大的靈活性，從而提升功耗和性能，而且還有可能減少芯片面積或層數，進而降低成本。

高數值孔徑極紫外光刻技術可實現

二維設計的雙向佈線

Imec 及其合作伙伴演示了使用 2D Manhattan 設計對 22nm 和 28nm 間距線結構進行雙向佈線。OPC 優化和掩模製作質量使得 2D 設計在蝕刻後能夠實現設計意圖與晶圓數據之間良好的圖案保真度。

與曲線設計技術的兼容性

此外，imec 還開發了一種解決方案，用於在芯片設計階段引入更復雜的曲線幾何形狀，從而將曲線設計的應用範圍擴展到光刻和掩模階段之外。曲線設計已被證明對多種應用場景都有益，從標準單元設計到源/漏極接觸和柵極重新佈線，再到佈局佈線設計。例如，在標準單元設計中，曲線設計可以在放寬 M0 間距的同時，實現 20% 的面積縮減。imec 最近展示了曲線設計形狀與高數值孔徑 EUV 光刻技術的兼容性，從而能夠充分利用高數值孔徑 EUV 光刻技術在先進節點上帶來的分辨率提升。

結論

開發高數值孔徑（High-NA）專用光刻和圖案化技術需要採用整體方法，才能驗證其三大優勢：相較於0.33NA EUV光刻技術，在分辨率和圖像對比度方面實現提升；通過單次圖案化簡化工藝；以及通過1.5D、2D和曲面設計實現設計靈活性。Imec及其合作伙伴生態系統正不斷突破這些技術的極限，開發下一代高數值孔徑EUV光刻技術，為業界提供均衡的選擇。目前，研發工作正致力於解決諸如景深提升、隨機缺陷抑制和拼接技術等挑戰。

因此，高數值孔徑極紫外光刻技術將成為未來先進技術（例如先進人工智能芯片、高性能計算和下一代存儲器）的關鍵推動因素。它被視為滿足人工智能和數據中心應用需求的必要條件，因為這些應用需要硬件快速發展。該技術在實現《歐洲芯片法案》中關於推動2納米以下邏輯技術節點的目標方面也發揮着關鍵作用。