隨着英特爾新一代基於Intel 18A製程的處理器Panther Lake的推出，近期更多關於芯片製造層面的技術細節，包括金屬層配置、GAA pitch 參數，以及背面供電（PowerVia）在不同電路區塊的實施方式被曝光。

曝光的資料顯示，Panther Lake 芯片面積約110mm²，邏輯與SRAM 均使用HP（High Performance）cells，未採用HD cells。邏輯單元標示為G50H180，SRAM 密度為0.023，與英特爾先前對外披露的數據相符。

M0 金屬層最小間距為36nm；儘管18A 規格曾提及可支持32nm M0，但該數值對應HD cells（H160）。在18A 架構中，HD 與HP 皆維持5 tracks 設計，但HD 為32nm pitch，HP 則為36nm。

在晶體管結構方面，邏輯區最小GAA pitch 為76nm，而SRAM PP line pitch 為52nm。金屬層配置上，前側（front side）共有15 層金屬層，背側（back side）則有6 層金屬層，其中BM5 層功能接近重佈線層（RDL）。

SRAM 未採PowerVia，與結構間距有關

值得注意的是，雖然18A 導入PowerVia 背面供電技術，但SRAM 區塊並未採用該架構。

按照英特爾此前的技術說明，18A 的PowerVia 需在GAA 結構之間保留特定間距，以將背面電源直接連接至前側接觸層並供電至source 端。由於SRAM 單元pitch 較為緊密，導入背面供電將牽動cell 尺寸設計，因此未在該芯片上實施。

市場觀察指出，若在SRAM 單元中插入PowerVia，可能需將整體cell 高度增加約1.1 倍，以滿足結構間距需求。因此在18A製程並未全面推進。

根據目前規劃，英特爾下一代14A 製程將改採BSCON 架構，從背面直接連接至source 端，降低對GAA 結構間距的限制。業界預期，在新架構下，SRAM 區塊將可能支持背面供電。

在金屬材料方面，18A 的MEOL contact vias 以及BEOL V0/V1 使用鎢（W），並未採用先前市場傳聞中的鉬（Mo）。不過英特爾已規劃於14A 世代引入Mo。至於M0 金屬層，目前仍採銅（Cu），且14A 亦將延續銅材料。

編輯：芯智訊-林子