近日，英偉達Spectrum-X Ethernet Photonics CPO交換芯片宣佈全面量產，首批產品交付CoreWeave、Lambda Labs與甲骨文，成為全球首款實現規模化商用的200G/lane CPO交換機系統。

這一節點的意義遠不止一款產品落地，它標誌着CPO（共封裝光學）正式走出實驗室，從行業遠期路線圖變成了AI數據中心的現實選型。

幾乎同期，SK海力士聯合全球頂尖學術機構在《自然·電子學》發表CPO技術路線圖論文，將光互連的戰場從網絡進一步推向內存接口。

一個做算力、一個做存儲，不約而同地把籌碼押在了CPO這同一個方向上——這絕非巧合。

另外值得關注的是，近段時間來CPO領域動態不斷：AMD披露MI500加速器的CPO路線圖、台積電PIC產能加速爬坡、三星發布300mm硅光代工平台完整規劃、格芯以純硅光代工身份切入供應鏈、英特爾繼續推進計算原生光I/O佈局...

全球頂級芯片與代工企業悉數下場，一場圍繞下一代算力互連的技術競賽已經全面打響。

電互連的困局：為什麼必須「追光」

要理解CPO為何突然成為巨頭們的必爭之地，首先要看清傳統方案正在觸碰的物理天花板。

衆所周知，傳統芯片間的數據傳輸，靠的是銅線走電信號。在數據中心內部，光模塊與交換機芯片之間的電連接，已經喫掉整體功耗的30%以上。電信號在銅線中傳輸，距離越長、速率越高，能耗就越大。

當數據速率向800G、1.6T邁進時，銅線能承載的距離越來越短。SK海力士援引的數據更為直觀：運算性能每兩年增長約3倍，而互連帶寬僅增長1.4倍。這道被稱為「帶寬牆」的剪刀差，正在勒住AI擴張的天花板。

傳統可插拔光模塊的架構邏輯很簡單：交換ASIC芯片輸出電信號，經過十幾釐米PCB銅線到達前面板的光模塊，在模塊內部完成電光轉換。問題就出在這段「長長的銅線」上。電信號在銅線上跑，距離越長，損耗越嚴重，為了把信號「救回來」，就需要DSP信號補償芯片，而DSP芯片功耗極高。當集群從萬卡走向十萬卡，交換機端口數量成千上萬，大量端口疊加之後，額外功耗和信號損耗會成為整個算力集群的沉重負擔。

可以預見，傳統「交換芯片+可插拔光模塊」的分離式架構，正在逼近銅基電互連的物理極限。

CPO將光引擎進一步靠近處理器，通過縮短電信號傳輸距離，提升帶寬與能效（圖源：SK海力士）

CPO的本質是架構重構：將硅光子引擎（PIC）與交換芯片、計算芯片封裝於同一基板，讓光接口離芯片更近，甚至直接長在芯片旁邊。電信號傳輸距離從十幾釐米的PCB走線壓縮到幾毫米級別，信號剛從計算芯片出來，立刻交給光引擎完成電光轉換。

這一變動帶來了系統性的性能躍遷：

• 能效大幅提升：英偉達官方數據顯示，Spectrum-X相較傳統可插拔方案整機功耗降低約80%，鏈路損耗從22dB降至4dB，信號完整性提升64倍。

• 光源集約化：採用ELS外置集中供光架構，激光器用量減少75%，既降低了成本，也讓故障點數量同步下降，設備平均無故障運行時間提升約10倍。

• 帶寬密度躍升：擺脫面板物理空間限制後，單封裝內可集成更多光通道，支撐單芯片102.4Tb/s乃至整機409.6Tb/s的交換容量。

更深層的意義在於，CPO讓光互連第一次真正進入封裝內部，成為與2.5D/3D封裝、HBM堆疊並列的先進系統集成技術，而不再只是板級外設。

芯片巨頭，競逐CPO

CPO並非單一技術標準，而是一場圍繞「光電如何共封裝」展開的路線競賽。全球頭部芯片與代工企業基於自身稟賦，走出了不同的戰略路徑。

英偉達：率先扣動量產扳機

英偉達是當前CPO商業化最激進的推手之一，也是唯一實現大規模出貨的系統廠商。

2025年3月GTC大會首次發布，2026年1月納入Vera Rubin平台，5月底投產，8月14日宣佈全面量產——從概念到量產，CPO在英偉達手裏只走了一年半。

據悉，首批客戶名單包括CoreWeave、Lambda Labs、甲骨文等AI算力基礎設施重度玩家，微軟Azure、Meta及Nebius等雲服務商也確認採用。

Spectrum-X Ethernet Photonics基於新一代Spectrum-6交換芯片構建，單顆芯片交換容量達102.4Tb/s，是上一代Spectrum-4的兩倍。旗艦機型SN6800在5U機箱內堆疊4顆ASIC，總帶寬達409.6Tb/s，支持512個800Gb/s端口。

更值得關注的是性能數據背後原因。相比傳統可插拔方案，英偉達CPO方案使激光器數量減少約75%，整機功耗降低約80%，平均故障間隔時間提升10倍，鏈路損耗從最高約22dB降至約4dB，信號完整性提升約64倍。

英偉達的決心不止體現在產品上。僅2026年7月，英偉達就向Coherent和Lumentum兩家光學公司合計投資20億美元，加上其他佈局，構建起約40億美元的光學戰略。

綜合來看，CPO不只是網絡設備升級，更是英偉達GPU生態的延伸。通過將交換機與GPU、網絡軟件深度綁定，英偉達正在把AI集群從「GPU+白牌交換機」的混搭模式，推向全棧一體化的封閉生態，進一步抬高客戶遷移成本。

SK海力士：從HBM到「以光為中心」

近日，SK海力士這家以存儲芯片聞名的巨頭，在《自然·電子學》上發表了一篇光互聯論文——這一動作是AI算力產業鏈競爭升級的信號彈。

SK海力士是HBM的核心供應商，而HBM解決的是芯片級的內存牆——GPU算力再強，數據喂不進來也無濟於事。但當集群規模擴大到機櫃級、數據中心級，光互連就成了下一個瓶頸。

SK海力士佈局CPO，本質上是從「芯片內帶寬」向「集群間帶寬」延伸。

SK 海力士提出的「以光為中心」（optics-centric）架構示意圖。計算資源與內存資源分別組成 XPU 池和內存池，並通過光纖和光子中介層連接。（圖源：SK 海力士）

據了解，論文最前瞻的部分，是提出「以光為中心」的架構。在當前架構中，HBM與GPU之間仍使用電信號連接，物理空間約束限制了封裝內可集成的HBM堆疊數量。光中心架構通過光子中介層將運算資源池與內存資源池用光信號直接連接，繞過物理空間約束。其核心價值在於「內存池化」——多個加速器可以共享一個遠大於單個封裝可容納的內存池。

SK海力士的研究團隊為下一代AI基礎設施設定了明確的技術目標：單節點帶寬超過100Tb/s、能耗低於1pJ/bit、芯片間延遲低於10納秒。路線圖清晰勾勒出從2D、2.5D中介層向3D異構堆疊的演進路徑。

更值得注意的是，SK海力士透露下一階段將探索基於Micro LED的超大規模並行光互連。儘管這仍處於技術研發階段，但表明存儲巨頭對光互連的佈局遠比外界想象的深遠。

台積電：幕後產能核心，COUPE定義量產標準

如果說英偉達、SK海力士是CPO賽道的衝鋒者，台積電就是那個在幕後搭建基礎設施的「總工程師」。作為絕大多數CPO方案的工藝底座，台積電是當前硅光子產能的絕對主導者，其COUPE平台已成為行業量產標杆。

台積電在2021年推出了緊湊型通用光子引擎COUPE技術。COUPE採用SoIC-X無凸塊銅-銅混合鍵合技術，將電子芯片直接放置在光子芯片之上，可實現芯片間界面的超低阻抗和更高的能效。性能驗證顯示，與引線鍵合3D微凸點互連相比，其信號速率提升70%、功耗降低40%。

台積電聲稱，COUPE通過其中介層集成架構，實現了5-10倍的電源效率提升、10-20倍的延遲降低。

台積電的野心不止於技術。據報道，台積電正洽談收購友達位於中部科學園區的兩座LCD面板廠，交易金額預計超過新台幣300億元。台積電真正看中的並非LCD產能，而是這些廠房背後的大尺寸製造能力——直接改造既有面板廠，能夠縮短數年建設周期，快速建立510×510毫米等級的大尺寸封裝生產能力。

台積電產能擴張的節奏同樣驚人。

據法人估計，台積電PIC產能將由2026年初的每月約500片快速拉升至2026年第二季每月1萬片，第四季再提高至每月1.5萬片，2028年增加至少每月2.5萬片。若以每片晶圓648顆die計算，2.5萬片月產能對應年化PIC產出約1.94億顆。

台積電的打法本質上是把光I/O視作3DFabric的又一個Tile——SoIC管垂直堆疊，CoWoS管2.5D佈線與HBM共存，COUPE負責光口那一側的芯粒。

2026至2027年，COUPE平台主要量產客戶可能以英偉達、博通及AMD等頭部企業為主。2028年產能擴充後，聯發科、Marvell、Ayar Labs等廠商的CPO項目或將陸續導入。

三星：HBM+硅光捆綁出牌，打存儲感知型CPO

三星入局CPO時間稍晚，是這場競賽中的「追趕者」，但它的策略最為系統，試圖打出一套組合拳——差異化的「垂直整合牌」，依託存儲+晶圓代工+先進封裝的全鏈條能力，走存儲與光互連融合路線。

2026年3月，三星在OFC大會上正式發布300mm硅光子代工平台，宣佈進軍光通信市場，並公布了完整的光通信代工平台路線圖。該路線圖分四步走：2026年完成PIC量產準備；2027年實現基於熱壓鍵合技術的光引擎量產；2028年過渡到混合銅鍵合EIC-PIC垂直堆疊；2029年正式提供「交鑰匙」式CPO全流程代工服務。

圖源：芯聯匯

這意味着到2029年，三星將不再僅僅是光芯片的代工廠，而將轉型為涵蓋設計、製造、封裝和測試全流程的一站式解決方案提供商。

三星的300mm硅光子平台是其核心籌碼。該平台基於成熟CMOS工藝，集成Si/SiN低損耗波導、MRM/MZM調製器、Ge/APD探測器，配套完整PDK與光電協同仿真工具，目標是實現高帶寬、低損耗、高能效的光互連方案。平台驗證了多種核心器件性能：Si單模波導損耗1.2dB/cm，SiN波導僅0.4dB/cm；MRM調製效率達52pm/V、微環調製器EO帶寬最高74GHz。

對比來看，三星的差異化在於全棧能力，其目標是將硅光子技術應用於HBM、系統半導體和先進封裝，建立一套完整的半導體量產體系——而這些正是台積電所缺乏的。有業內人士直言：「三星電子與台積電的真正較量，將在硅光子技術真正實現量產的那一刻拉開帷幕。」

AMD、博通、格芯...更多玩家正在入場

當然，CPO的牌桌上不止上述幾家。

與英偉達優先在交換機側落地CPO不同，AMD直接把CPO能力延伸到AI計算加速器本身，AMD下一代旗艦AI加速器MI500已官宣引入CPO共封裝光學技術，瞄準GPU間Scale-up互連場景，實現GPU端原生光互聯。據悉，MI500預計2027年推出，採用台積電2nm工藝與CDNA6架構，搭載HBM4E內存，產業鏈分工上由格芯提供硅光PIC製造，日月光完成共封裝集成。

去年5月，AMD收購硅光子初創團隊 Enosemi， 加碼 CPO共封裝光學。據悉，Enosemi致力於提供基於硅光技術的芯片小封裝、定製硅芯片及知識產權產品，用於集成到其他工藝中。目前的產品包括16x112G（1.6Tb）的發送和接收芯片小封裝。

AMD表示，Enosemi將幫助AMD快速提升支持和開發在下一代AI系統中集成各種硅光子技術、整合封裝光學方案的能力，此次收購可進一步將AMD領先的CPU、GPU、自適應SoC與增強的網絡、軟件、系統集成技術高度整合，鞏固AMD提供全棧AI解決方案的能力。

AMD聚焦於差異化策略：走開放生態路線，配合UALink互聯協議與Helios機架系統，構建不綁定私有協議的大規模光互聯集群，對標英偉達封閉生態，吸引傾向多供應商策略的雲廠商客戶。

博通是英偉達之外另一家CPO量產玩家。其Tomahawk 5-Bailly CPO交換機出貨量約5萬台。但整體來看，當前CPO在AI數據中心光模塊中的滲透率僅約0.5%，仍處於商業化早期階段。Yole判斷大規模部署要到2028-2030年。

格芯（GlobalFoundries）2025年末收購AMF後成為全球最大純硅光代工廠，走不搶封裝主權、服務所有客戶的中立路線。其SCALE光引擎平台符合OCI-MSA標準，PIC/EIC自主供應，搭配SENKO晶圓級可插拔FAU，兼容UMC、英特爾、三星等多家邏輯工藝。

圖源：芯聯匯

對客戶來講，GlobalFoundries不綁定CoWoS也不綁定EMIB，非英偉達系、非台積電流程的AI芯片廠商可外採格芯光引擎，回自有2.5D產線集成，是供應鏈多元化與第二來源的核心選項。

英特爾是業界少數把CPO首要場景定為計算晶粒Scale-up的廠商，其路線更偏向「芯粒級光接口」而非交換機光引擎。其OCI（Optical Compute Interconnect）芯粒集成InP片上激光與SOA，8對單模光纖通過8×DWDM實現64通道×32Gb/s、雙向4Tbps帶寬，能效5pJ/bit，電側兼容PCIe 5.0與UCIe標準。

關鍵不在帶寬數字，該架構優勢在於：OCI不綁定以太網MAC，以UCIe作為芯粒間接口暴露給宿主XPU，可插入任何兼容UCIe的計算網格——Gaudi加速器、GPU、自研ASIC均可掛載光I/O。同時，英特爾還在佈局玻璃芯基板+EMIB橋接，以放大光電混合中介層面積。

英特爾在CPO上的進度相對平緩，硅光產線仍以200mm為主，暫無明確的2026–2027大規模量產節點，收益窗口預計在2028年之後。有業內人士表示，英特爾認為當Scale-up域超過NVLink/UALink電Mesh的覆蓋半徑與引腳密度，緊耦合XPU的光I/O芯粒會復刻「片上PCIe→UCIe」的遷移路徑，但收益窗口大概率在2028後。

產業鏈重構：誰在受益，誰在焦慮

CPO帶來的不只是技術升級，更是產業鏈價值的重新分配。

傳統可插拔光模塊時代，光模塊廠商佔據核心位置。進入CPO時代，先進封裝、硅光芯片、激光器、高速基板、光電測試的重要性會明顯提升。據披露，英偉達CPO供應鏈的五家供應商分工明確：台積電負責硅光子器件製造，Lumentum供應激光芯片，硅品負責芯片級封裝測試，天孚通信負責激光器模塊子組件組裝，鴻海完成整機交換機系統組裝。

傳統可插拔光模塊廠商，在這條新供應鏈裏沒有位置——它們不是被技術淘汰的，而是正在被分工方式淘汰。

當前，上游光芯片環節正在經歷一輪罕見的同步擴產潮。Coherent、「易中天」（中際旭創、新易盛、天孚通信）等相繼公布產能規劃、積極擴產。TrendForce預測，CPO/NPO市場將從2025年的約1億美元增長至2030年的超390億美元。

但挑戰同樣不容忽視。

CPO的一體化封裝設計意味着無法像傳統可插拔光模塊那樣單獨更換故障部件，設備運維難度和成本更高。熱管理、製造能力和標準化仍是商業化需要解決的關鍵問題。

此外，據產業鏈一線人士反饋，目前多個行業挑戰正成為決定CPO滲透速度的關鍵。

良率與翹曲：「三明治」封裝的工藝難題。台積電COUPE架構本質是PIC、EIC、硅基板三片晶圓的「三明治」鍵合。單片晶圓翹曲相對可控，但三片以納米級精度鍵合後，應力與翹曲問題被急劇放大，直接影響良率與可靠性。當前行業仍處於良率爬坡階段，每提升一個百分點的良率，都意味着顯著的成本下降空間。

測試效率：從電測走向光電同測。CPO測試是全新賽道，傳統ATE設備只擅長電學測試，現在需要同步集成光學耦合、高速光電鏈路驗證，設備複雜度大幅提升。 行業普遍採用四級測試插入點（Test Insertion）來管控成本：PIC晶圓級測試、EIC-PIC聯合晶圓測試、光引擎裸片測試、ASIC+光引擎封裝級測試。核心邏輯是測試左移——越早在低價值階段篩除不良品，後端報廢損失就越小。但效率瓶頸依然突出：現階段單台高端測試設備每天僅能測試個位數晶圓，距離大規模量產所需的吞吐量還有數量級差距。多die並行測試、自動化光學對位是未來主要優化方向。

FAU與光纖耦合：精密製造的「地獄級難度」。FAU（光纖陣列單元）是CPO光路的入口，也是當前最棘手的工藝卡點之一。CPO方案普遍採用保偏光纖，8根光纖需在指甲蓋大小的空間內同時完成角度校準，偏差不能超過0.0幾度，一名熟練操作員一天僅能完成1–2個FAU。這一環節的產能與成本，直接決定了光引擎的規模化交付節奏。

上游材料：磷化銦成為戰略瓶頸。CPO外置集中光源對高功率連續波激光器需求激增，而磷化銦（InP）是200G以上高速激光芯片唯一可規模化商用的襯底材料。當前全球高端InP襯底90%以上產能集中在住友電工、JX金屬、AXT、Coherent四家，6英寸產線擴產周期長達18–24個月，單條產線投資超10億元，疊加客戶認證周期，供給彈性極低。英偉達已通過向Lumentum、Coherent合計投資20億美元的方式長期鎖定產能，InP襯底從普通原材料升級為決定交付能力的戰略資源。

站在量產元年的節點回望，CPO帶來的不只是一次技術升級，更是整個光通信與半導體產業的價值重分配。綜合各方動態和行業觀點，CPO時代的走向呈現出幾個趨勢：

• CPO與可插拔光模塊是路線共存而非單線替代：2026年CPO在AI數通市場的滲透率不足1%。對於普通數據中心，800G、1.6T可插拔光模塊依然夠用。CPO更像是面向下一代超高帶寬場景的重要補充，尤其是在AI集群、高速交換機、超大型數據中心等場景中價值更加突出。二者是迭代和共存關係，絕非簡單的替代。

整體來看，CPO優先滲透交換機側短距高速互連與高端AI集群Scale-up場景；NPO（近封裝光學）作為折中方案，在製造複雜度與可維護性之間取得平衡，預計2028年Scale-up市場中與CPO各佔約一半份額；可插拔光模塊將退守中長距傳輸、樓宇互聯與通用企業場景，1.6T/3.2T產品仍有3–5年主力生命周期。

• 光互連正從「橫向擴展」走向「縱向集成」：英偉達率先在交換機側實現了CPO量產，解決了集群內GPU之間的橫向互連。SK海力士提出的「以光為中心」架構，則進一步將光互連推向GPU與HBM之間的縱向集成。從Scale-out到Scale-up，光正在從機櫃之間一路滲透到芯片封裝內部。

• 產業競爭從「單點突破」轉向「系統級整合」：台積電的COUPE、三星的交鑰匙戰略、英特爾的OCI芯粒——各家巨頭的路線雖有差異，但共識高度一致：CPO不是某一個單點技術，而是一套複雜的系統工程，涉及硅光芯片製造、光電協同設計、先進封裝、客戶導入與量產能力。誰能在光電系統級集成上率先建立量產平台，誰就有機會在下一輪AI算力基礎設施的競爭中佔據制高點。

寫在最後

英偉達Spectrum-X的量產，只是光互連時代的序章。

當光接口從交換機面板一路推進到封裝側、逼近計算晶粒，半導體產業正在經歷一次底層範式遷移——算力的瓶頸，正從「如何計算」轉向「如何連接」， 半導體行業的競爭邏輯也隨之被重新書寫。

這場圍繞CPO的軍備競賽才啱啱開始，而牌桌上的玩家們，已經用真金白銀投下了各自的票。