ChainCatcher 消息，據台灣《工商時報》9 月 14 日報道，隨着 GPU、ASIC 運算能力持續躍升，傳統銅互連逐漸逼近功耗與訊號傳輸極限，台積電正加速佈局共同封裝光學 CPO。業界看好，若 CPO 頻寬維持每兩年倍增，有望形成 AI 時代的「CPO 摩爾定律」。業界分析，CPO 頻寬升級主要有三條路徑，包括單通道速度由 200G 朝 400G 以上提升、光通道數量從 16 條向 32 條、64 條以上擴張，以及導入波長分波多工 WDM。至 2040 年理論值可達現階段約 128 倍，以現階段約 3.2T 等級計算，長期具有朝數百 T 發展的空間。

台積電在光互連的角色由晶圓代工延伸至系統整合，從 3DFabric、CoWoS、SoIC 到硅光子與 CPO，逐步將運算、HBM 存儲器及高速 I/O 整合。當高速電訊號超過 200G，經過 ABF 載板、PCB 與連接器等較長銅路徑後訊號衰減加劇，產業朝銅路徑縮短、光路徑拉長髮展。封裝架構方面，現階段光引擎先佈局於載板，下一步可望將 CPO 置於中介層，未來更可能利用 SoIC 技術讓光子集成電路 PIC 與 ASIC 走向 3D 垂直整合。業者表示，CPO 邁向量產仍須克服封裝、光耦合與測試關卡；