快科技10月10日消息，在10月9日至10日‌舉行的第四屆集成芯片和芯粒大會上，長鑫存儲總裁曹堪宇博士正式宣佈，預計年底將推出融合4F²架構與混合鍵合等先進技術的新一代DDR5 RDIMM產品。

4F²架構是DRAM領域公認的下一代技術方向。目前行業主流為6F²架構，每個存儲單元佔6倍最小特徵尺寸的平方。而4F²意味着單元面積壓縮至4倍最小特徵尺寸的平方，同面積存儲密度可提升30%至50%。

從6F²到4F²的跨越，本質是晶體管溝道從水平佈局向垂直佈局的根本性變革，6F²時代的設計和工藝流程無法完全複用，需要整合全新工藝體系。

長鑫在4F²領域的專利佈局已走在全球前列。據曹堪宇介紹，長鑫自成立以來便啓動了4F²的研究與專利佈局，公開專利族超過300件，數量領先海內外廠商。

長鑫在2021年發布中國大陸首篇4F²架構相關論文，並在2023年、2025年的兩篇論文中分享了研發進展。從專利數據看，長鑫在4F²架構上的技術積累已具備與國際巨頭同台競技的實力。

此次技術突破的核心是長鑫自研的VSG晶體管。VSG（Vertical Surrounded Gate）晶體管採用垂直包圍溝道結構，能實現更強柵控，解決傳統水平結構晶體管隨製程微縮必然出現的短溝道效應和漏電問題。

需要指出的是，漏電對DRAM的影響尤為致命——存儲單元依靠電容電荷區分邏輯「1」和「0」，漏電過高會導致電荷快速流失，數據錯誤甚至系統崩潰。VSG晶體管在提升存儲密度的同時，從底層解決了這一長期痛點。

在混合鍵合技術方面，長鑫同樣走在行業前列。早在2019年，長鑫便開始推進混合鍵合相關技術的獨立自主研發，目前已公開的專利數量位居全球前十。

2025年，長鑫在IEDM發表論文，介紹了多層水平單元堆疊DRAM架構研發成果，首次在12英寸晶圓平台上完成DRAM和CMOS晶圓級鍵合的實驗驗證。

將4F²架構首代產品定為DDR5 RDIMM，意味着長鑫選擇了一條最為艱難的落地路徑。與消費級內存不同，DDR5 RDIMM面向服務器市場，必須支持7×24小時不間斷運行，能經受帶電熱插拔的電壓衝擊，並與不同廠商、不同代際的CPU和主板完成數百項嚴苛兼容性測試。

消費級內存追求「跑得快」，服務器級RDIMM追求的是「一直跑、不出錯、在哪裏都能跑」。長鑫選擇以服務器內存作為首代產品，直指行業最高技術壁壘。

從更宏觀的視角看，長鑫4F²架構的落地將帶動國產存儲產業鏈的協同升級。新架構涉及設計、工藝、設備、材料等多個環節的協同創新，有望推動國產存儲產業鏈整體變革。

目前，長鑫在覈心架構上已具備與海外友商同台競技的實力。

【本文結束】如需轉載請務必註明出處：快科技

責任編輯：紅茶